Location via proxy:   [ UP ]  
[Report a bug]   [Manage cookies]                
Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 69 vistas

    Informe 4 Amplificadores Con JFET

    Cargado por

    jaime gandara
    El resumen describe una práctica de laboratorio sobre amplificadores con JFET utilizando una configuración de divisor de tensión. Inicialmente se presenta el diseño del circuito y luego se calculan valores teóricos de voltajes, corrientes y resistencias. Finalmente, se grafica la transconductancia y se comparan los resultados teóricos con los simulados.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Informe 4 Amplificadores Con JFET

    Cargado por

    jaime gandara
    69 vistas4 páginas
    El resumen describe una práctica de laboratorio sobre amplificadores con JFET utilizando una configuración de divisor de tensión. Inicialmente se presenta el diseño del circuito y luego se calculan valores teóricos de voltajes, corrientes y resistencias. Finalmente, se grafica la transconductancia y se comparan los resultados teóricos con los simulados.

    Título original

    Informe 4 Amplificadores Con JFET (1) - Copia

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    El resumen describe una práctica de laboratorio sobre amplificadores con JFET utilizando una configuración de divisor de tensión. Inicialmente se presenta el diseño del circuito y luego se calculan valores teóricos de voltajes, corrientes y resistencias. Finalmente, se grafica la transconductancia y se comparan los resultados teóricos con los simulados.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    69 vistas4 páginas

    Informe 4 Amplificadores Con JFET

    Cargado por

    jaime gandara
    El resumen describe una práctica de laboratorio sobre amplificadores con JFET utilizando una configuración de divisor de tensión. Inicialmente se presenta el diseño del circuito y luego se calculan valores teóricos de voltajes, corrientes y resistencias. Finalmente, se grafica la transconductancia y se comparan los resultados teóricos con los simulados.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    de 4

    PRÁCTICA DE LABORATORIO No 4:

    Amplificadores con JFET - Configuración por


    Divisor de Tensión
    Miguel Ángel Barrera González-Savier Enrique López Junieles
    Universidad De Sucre-Tecnología en Electrónica Industrial 2020

    Resumen: La práctica de laboratorio elevada tiene el inconveniente de permitir


    estuvo basada en Amplificadores con la acumulación de mucha carga
    JFET - Configuración por Divisor de electroestática que puede dañar al
    Tensión. Primeramente, se presentó el MOSFET si no es manipulado con
    diseño del circuito, luego se diseñó una cuidado.[1]
    etapa de amplificación por divisor de
    tención y se realizaron los cálculos para II. MATERIALES
    corrientes, voltajes y resistencia,
    Componentes:
    entonces con los valores obtenidos se
    -Un JFET K30a
    realizó una gráfica de transconductancia y
    se concluyó respecto a todo lo realizado. -resistencias: 2𝐾Ω, 680Ω, 4,7𝐾Ω y
    180𝐾Ω.
    Instrumentos:
    Palabras Clave: Amplificación con
    -Cables UTP AWG 24 de varios colores
    JFET, Divisor de tención, Ganancia,
    -Protoboard.
    Curva de Transconductancia.
    -Fuente de voltaje DC.
    -Multímetro.
    I. INTRODUCCION -Generador de señales.

    Los transistores IGFET (Insolated Gate


    FET o FET de puerta aislada) también
    conocidos como MOSFET (Metal Oxide
    Semiconductor FET o FET de Metal
    Óxido Semiconductor) son una variedad
    de transistores de efecto de campo que
    tienen el terminal de puerta (Gate) aislado
    del canal por una fina capa de óxido de
    silicio. Eso le otorga una resistencia de
    entrada del orden de los Mega ohm, más
    alta aún que en el caso de los JFET. Esta
    resistencia tan elevada implica que
    prácticamente no circula corriente por la
    puerta, haciendo que el MOSFET se
    comporte como una resistencia variable
    donde la corriente entre Drenador y III. PROCEDIMIENTO
    Surtidor es controlada por la tensión de
    puerta. Sin embargo, esta resistencia tan
    1- Tomando como ejemplo el circuito de
    la Figura No. 1 se realizó el diseño del 2
    𝑉𝐺𝑆
    circuito y la etapa de amplificador con el 𝐼𝐷 = 𝐼𝐷𝑆𝑆 ∗ (1 − ) (1)
    𝑉𝐺𝑆𝑜𝑓𝑓
    JFET 2SK30ATM por divisor de tensión
    tomando el valor intermedio de los datos
    𝐼𝐷𝑆𝑆 y 𝑉𝐺𝑆 encontrados en el datasheet. 𝑉𝐺𝑆 2
    3𝑚𝐴 = 6,5𝑚𝐴 ∗ (1 − )
    −5𝑉

    𝑉𝐺𝑆
    √461𝑚 = 1 +
    5

    𝑉𝐺𝑆 = 5(−0,32)

    𝑉𝐺𝑆 = −1,6𝑉

    Se analiza el circuito de salida asumiendo


    𝑉𝐷𝑆 = 7𝑉 con la Ec. 2
    Figura No. 1 𝑉𝐷𝑆 = 15𝑉 − 3𝑚𝐴 ∗ ( 𝑅𝑆 + 𝑅𝐷 ) (2)
    Para los cálculos asumen los valores de:
    Como 𝑉𝐷𝑆 > |𝑉𝐺𝑆𝑜𝑓𝑓 |
    𝑉𝐷𝐷 = 15𝑉
    15𝑉 − 3𝑚𝐴 ∗ ( 𝑅𝑆 + 𝑅𝐷 ) > 5
    𝑅𝐿 = 10𝐾Ω
    −3𝑚𝐴 ∗ ( 𝑅𝑆 + 𝑅𝐷 ) > −10
    𝐼𝐷 = 3𝑚𝐴
    3𝑚𝐴 ∗ ( 𝑅𝑆 + 𝑅𝐷 ) <10
    Y los demás valores que se tienen por el
    Datasheet: 𝑅𝑆 + 𝑅𝐷 < 3,3𝐾Ω

    𝑉𝐺𝑆𝑜𝑓𝑓 = −5𝑉 Se asume 𝑉𝐷𝑆 = 7𝑉 y se reemplaza en la


    Ec. 2
    𝐼𝐷𝑆𝑆 = 6,5𝑚𝐴
    15𝑉 − 3𝑚𝐴 ∗ ( 𝑅𝑆 + 𝑅𝐷 ) = 7𝑉
    𝑔𝑚0 = 1,2𝑚𝑆 8𝑉
    ( 𝑅𝑆 + 𝑅𝐷 ) =
    −3𝑚𝐴

    𝑅𝑆 + 𝑅𝐷 < 2,6𝐾Ω

    Se obtiene 𝑉𝐺𝑆 Reemplazando en la Ec.


    (1) de Shottley:
    Para el circuito de entrada en la Ec. 3:
    Para 𝑅1 y 𝑅2 se asume 𝑅2 = 4,7𝐾Ω se
    𝑉𝐺 > 0 (3) halla con la ecuación del divisor en la Ec.
    7.
    𝑉𝐷𝑆 = 𝑉𝐺 − 𝑉𝑆 > 0
    𝑅2 ∗ 15𝑉
    𝑉𝑅2 = (7)
    𝑉𝐺 = 𝑉𝑆 − 1,6𝑉 > 0 𝑅1 + 𝑅2

    𝑉𝑆 > 1,6𝑉 4,7𝐾Ω ∗ 15𝑉


    0,4𝑉 =
    4,7𝐾Ω + 𝑅1
    Asumimos 𝑉𝑆 = 2𝑉 en la Ec. 4
    68,62𝐾Ω
    𝑉𝑆 = 𝐼𝐷 ∗ 𝑅𝑆 (4) 𝑅1 =
    0,4𝑉
    2𝑉 = 3𝑚𝐴 ∗ 𝑅𝑆 𝑅1 = 171𝐾Ω ≅ 180𝐾Ω
    2𝑉 Para la transconductancia se tiene en la
    𝑅𝑆 =
    3𝑚𝐴 Ec. 8
    𝑅𝑆 = 666Ω ≅ 680Ω 2
    𝑉𝐺𝑆
    𝑔𝑚 = 𝑔𝑚0 ∗ (1 − ) (8)
    Entonces de la Ec. 5 se toma y se 𝑉𝐺𝑆𝑜𝑓𝑓
    reemplaza:
    1,6𝑉 2
    𝑅𝑆 + 𝑅𝐷 = 2,6𝐾Ω (5) 𝑔𝑚 = 1,2𝑚𝑆 ∗ (1 − )
    5𝑉

    𝑅𝐷 = 2,6𝐾Ω − 666Ω 𝑔𝑚 = 816𝜇𝑠

    𝑅𝐷 = 1,934𝐾Ω ≅ 2𝐾Ω Y para la ganancia en la Ec. 9

    Volvemos a la Ec. 6 𝐴𝑣 = 𝑔𝑚 ∗ 𝑅𝐷 (9)

    𝑉𝐺 = 𝑉𝑆 − 1,6𝑉 (6) 𝐴𝑣 = 816𝑚𝑆 ∗ 2𝐾Ω

    𝑉𝐺 = 2𝑉 − 1,6𝑉 𝐴𝑣 = 1,63

    𝑉𝐺 = 0,4𝑉
    El diseño del circuito amplificador con
    JFET y la simulación de este se pueden ver
    en la Figura No. 2.

    V. CONCLUCIONES
    Se implementó la teoría vista para sacar
    los cálculos y poder obtener los valores
    que se muestran en el respectivo escrito,
    con esto diseñando dicha etapa de
    amplificación y poder hacer un trabajo y
    practica de manera bastante eficiente.

    Figura No. 2.

    También se realizo una tabla donde se


    compararon los valores de voltajes y
    corrientes encontrados en el circuito como
    se ve en la Tabla No. 1.

    Magnitud Teórico Simulado

    VGSQ -1,6V -1,59V


    IDSQ 3mA 2,911mA
    VR1 14,6V 14,611V
    VR2 0,4V 0,389V
    VRD 6V 5,821V
    VRS 2V 1,979V
    VG 0,4V 0,389V
    VS 6V 5,821V
    VDS 7V 7,2V
    Tabla No. 1.

    También podría gustarte