Circuitos Digitales I

Práctica 3 – Flip-flops 16-04-2021

PRÁCTICA 3 – FLIP-FLOPS

Objetivo:

Implementar y verificar el funcionamiento de Flip-flops.

Sofware requerido:

 WinCUPL
 Proteus

Procedimiento:

1. Flip-flop tipo D disparado por flanco positivo

Tabla de verdad:

Entradas Salidas Observaciones

D clk Q Q’
1 ↑ 1 0 Set (almacena un 1)
0 ↑ 0 1 Reset (almacena un 0)

1
 Circuitos Digitales I
Práctica 3 – Flip-flops 16-04-2021

Diagrama de estados:

El diagrama de estados representa los posibles estados de las salidas Q y Q’.

Escribamos este diagrama de estados en lenguaje CUPL:

$DEFINE est_00 'b'00

$DEFINE est_01 'b'01
$DEFINE est_10 'b'10

SEQUENCE [Q,noQ] {

PRESENT est_00
NEXT est_01;

PRESENT est_01
IF D:'b'0 NEXT est_01;
IF D:'b'1 NEXT est_10;

PRESENT est_10
IF D:'b'0 NEXT est_01;
IF D:'b'1 NEXT est_10;

2
 Circuitos Digitales I
Práctica 3 – Flip-flops 16-04-2021

Implementemos en el PLD GAL22v10 el funcionamiento del flip-flop tipo D

disparado por flanco positivo de reloj. El pin 1 se utiliza para la entrada de
reloj, así que podemos emplear el pin 2 para la entrada de datos (D). Para las
salidas Q y Q’ utilicemos los pines 22 y 23 respectivamente. El diagrama
circuital será:

Vcc
RELOJ
1
2

D
ON

DIPSW_2
OFF

U1
4
3

1 23
I0/CLK IO0
2 22
I1 IO1
3 21
I2 IO2
4 20
I3 IO3
5
I4 IO4
19 Q NO_Q
R1 6
I5 IO5
18 LED-YELLOW LED-YELLOW
10k 7 17
I6 IO6
8 16
I7 IO7
9 15
I8 IO8
10 14
I9 IO9
11
I10 R3 R2
13 330 330
I11
AM22V10

3
 Circuitos Digitales I
Práctica 3 – Flip-flops 16-04-2021

El programa completo con la definición de pines es:

Name latchD ;
PartNo 00 ;
Date 16/04/2021 ;
Revision 01 ;
Designer Engineer ;
Company Unicauca ;
Assembly None ;
Location ;
Device g22v10 ;

/* *************** INPUT PINS *********************/

PIN 1 = clk ; /* */
PIN 2 = D ; /* */

/* *************** OUTPUT PINS *********************/

PIN 22 = Q ; /* */
PIN 23 = noQ ;

$DEFINE est_00 'b'00

$DEFINE est_01 'b'01
$DEFINE est_10 'b'10

/* Funcionamiento */

SEQUENCE [Q,noQ] {

PRESENT est_00
NEXT est_01;

PRESENT est_01
IF D:'b'0 NEXT est_01;
IF D:'b'1 NEXT est_10;

PRESENT est_10
IF D:'b'0 NEXT est_01;
IF D:'b'1 NEXT est_10;

4
 Circuitos Digitales I
Práctica 3 – Flip-flops 16-04-2021

2. Flip-flop tipo D disparado por flanco positivo con entradas asíncronas

Tabla de verdad:

Entradas Salidas Observaciones

D Preset Clear Q Q’
clk
X 0 1 X 1 0 Preset (almacena un 1)
X 1 0 X 0 1 Clear (almacena un 0)
1 1 1 ↑ 1 0 Funcionamiento síncrono
0 1 1 ↑ 0 1 Funcionamiento síncrono

5
 Circuitos Digitales I
Práctica 3 – Flip-flops 16-04-2021

Diagrama de estados:

Implementación en CUPL:

Name latchD ;
PartNo 00 ;
Date 16/04/2021 ;
Revision 01 ;
Designer Engineer ;
Company UdeM ;
Assembly None ;
Location ;
Device g22v10 ;

/* *************** INPUT PINS *********************/

PIN 1 = clk ; /* */
PIN 2 = D ;
PIN 3 = preset ; /* */
PIN 4 = clear ;

/* *************** OUTPUT PINS *********************/

PIN 22 = Q ; /* */
PIN 23 = noQ ;

$DEFINE est_00 'b'00

$DEFINE est_01 'b'01
$DEFINE est_10 'b'10

/* Funcionamiento */

SEQUENCE [Q,noQ] {

PRESENT est_00 NEXT est_01;

6
 Circuitos Digitales I
Práctica 3 – Flip-flops 16-04-2021

PRESENT est_01
IF (preset:'b'0 & clear:'b'1) NEXT est_10;
IF (preset:'b'1 & clear:'b'0) # (preset:'b'0 & clear:'b'0) NEXT
est_01;
IF (preset:'b'1 & clear:'b'1) & D:'b'0 NEXT est_01;
IF (preset:'b'1 & clear:'b'1) & D:'b'1 NEXT est_10;

PRESENT est_10
IF (preset:'b'0 & clear:'b'1) NEXT est_10;
IF (preset:'b'1 & clear:'b'0) # (preset:'b'0 & clear:'b'0) NEXT
est_01;
IF (preset:'b'1 & clear:'b'1) & D:'b'0 NEXT est_01;
IF (preset:'b'1 & clear:'b'1) & D:'b'1 NEXT est_10;

Diagrama circuital:
Vcc
RELOJ
1
2
3
4

DSW1
ON

DIPSW_4
OFF

U1
8
7
6
5

1 23
I0/CLK IO0
2 22
I1 IO1
3 21
I2 IO2
4 20
I3 IO3
5
I4 IO4
19 Q NO_Q
R1 R4 R5 6
I5 IO5
18 LED-YELLOW LED-YELLOW
10k 10k 10k 7 17
I6 IO6
8 16
I7 IO7
9 15
I8 IO8
10 14
I9 IO9
11
I10 R3 R2
13 330 330
I11
AM22V10

7
 Circuitos Digitales I
Práctica 3 – Flip-flops 16-04-2021

3. Flip-flop JK disparado por flanco positivo

Ejercicio.

4. Flip-flop JK disparado por flanco positivo con entradas asíncronas activas

en bajo

Ejercicio.

5. Divisor de frecuencia por 4

Ejercicio.