Calif Prep 3.2 Trujillo Quilumbaquin Cabezas Boada Constante Ortega 4

ELECTRÓNICA FUNDAMENTAL - LABORATORIO
TRABAJO PREPARATORIO No. 3.2
Tema:
AMPLIFICADOR EN LA CONFIGURACIÓN FUENTE
COMÚN
Instructor:
Ing. Margarita Medina A.
GRUPO No. 5
Integrantes:
Boada Tomás
Cabezas Milena
Constante Luis
Ortega Carolina
Quilumbaquín Jairo
Trujillo Vanesa
NRC: 4851
Fecha de entrega:
22 / Marzo / 2021
UNIVERSIDAD DE LAS FUERZAS ARMADAS “ESPE”
INGENIERÍA EN ELECTRÓNICA Y AUTOMATIZACIÓN
DEPARTAMENTO DE ELÉCTRICA Y ELECTRÓNICA
ELECTRÓNICA FUNDAMENTAL
TEMA: Amplificador en la configuración fuente común NRC: 4851

ESTUDIANTES: Boada Tomás Constante Luis FECHA: 22 / 03 / 2021
Ortega Carolina Quilumbaquín Jairo
Trujillo Vanesa Cabezas Milena
CRITERIOS EXCELENTE SATISFACTORIO PUEDE MEJORAR INADECUADO
2 – 1.6 1.5 – 1.1 1.0 – 0.6 0.5 – 0
El trabajo preparatorio El trabajo El trabajo preparatorio El trabajo
presenta un preciso y preparatorio presenta ilustra un preparatorio
minucioso un preciso entendimiento limitado presenta un
entendimiento de los entendimiento de la de los conceptos entendimiento
conceptos científicos mayoría de los científicos esenciales incorrecto de los
Marco
esenciales en el conceptos científicos en el laboratorio. conocimientos
teórico
laboratorio. esenciales en el Referencia la científicos
Referencia con laboratorio. bibliografía. esenciales en el
bibliografía precisa y Referenciando laboratorio y/o no
organizada de los textos. Bibliografía. referencia
bibliográfica.
Se muestran de manera Se muestran todos Se muestran algunos Falta el cálculo de
clara y ordenada todos los cálculos de las cálculos de las las variables a ser
los cálculos de las variables a ser variables a ser determinadas en
Cálculos
variables a ser determinadas en la determinadas en la la práctica de
determinadas en la práctica de práctica de laboratorio. laboratorio.
práctica de laboratorio. laboratorio.
Se incluyen todas las Se incluyen todas las Se incluyen algunas Se incluyen
simulaciones necesarias simulaciones simulaciones con algunas
para verificar los necesarias para valores referenciales simulaciones,
cálculos realizados con verificar los cálculos tamaño adecuado y pero no tienen
Simulaciones
valores referenciales, realizados con debidamente dos o tres de los
tamaño adecuado y valores referenciales etiquetadas. componentes
debidamente y debidamente indicados.
etiquetadas. etiquetadas.
El trabajo preparatorio El trabajo El trabajo preparatorio El trabajo
está digitado de acuerdo preparatorio esta está escrito con preparatorio se ve
a los criterios dados digitado con esmero algunos errores y el descuidado y no
para la entrega de los y utiliza títulos para formato no ayuda a tiene en cuenta
trabajos y utiliza títulos organizar organizar visualmente los criterios para
Apariencia y y subtítulos para visualmente el el material. la entrega de
organización organizar visualmente el material. Todos los trabajos. Varios
material. Todos los elementos solicitados elementos
elementos requeridos están presentes requeridos han
están presentes e sido omitidos.
incluyen elementos
adicionales.
22 de marzo de 2021 1
TRABAJO PREPARATORIO 3.2
AMPLIFICADOR EN LA CONFIGURACIÓN FUENTE COMÚN
I. HERRAMIENTAS
A. SOFTWARE
Simulador NI Multisim
B. MATERIALES
- Fuentes DC
- Transistores JFET
- Resistencias
- Cables
- Fuentes AC
- Capacitores
II. MARCO TEÓRICO

1. Procedimiento para identificar los terminales de un transistor JFET
Los terminales del transistor JFET son: Gate (compuerta), Drain (Drenaje),
Source (Fuente).
Fig. 1. JFET de canal N y P.
Para poder identificar los terminales, utilizamos el multímetro Agilent del

simulador, como sabemos existen transistores JFET de canal N y canal P por
consiguiente se va indicar como identificar los terminales de los transistores
de canal N y luego los terminales de canal P.
Terminales en un transistor JFET de canal N
Fig. 2. JFET de canal N.
1. Colocamos el multímetro en modo diodo.

2. Colocamos la punta positiva del multímetro en un terminal del transistor, este
será nuestro terminal de prueba.
3. La punta negativa del multímetro la colocamos en otro terminal
aleatoriamente.
4. En el caso de que en esta medición se obtenga el valor del voltaje umbral
procedemos a colocar la punta negativa en el terminal con el que no se ha
medido.
Fig. 3. JFET de canal N determinando el valor de un diodo.
5. Si en esta medición también se obtiene el valor del voltaje umbral significa

que el terminal de prueba es la compuerta (G).
6. Caso contrario, se cambiará de terminal de prueba hasta que en los dos casos
la medición del terminal de prueba con cada uno de los terminales restantes
sea el voltaje umbral, identificando así la compuerta.
7. Finalmente, para identificar el terminal Fuente y Drenaje será necesario el
uso del datasheet del transistor JFET ya que mediante este procedimiento no
es posible identificar los dos terminales restantes debido a que el transistor
JFET al no tener un terminal de sustrato o “BULK” son simétricos, es decir
no existe una diferencia notable entre compuerta y fuente, por lo que la
identificación de estos terminales se hace mediante el datasheet del transistor
que se está utilizando.
Terminales en un transistor JFET de canal P
Colocamos el multímetro en modo diodo.
1. Colocamos la punta negativa del multímetro en un terminal del

transistor, este será nuestro terminal de prueba.
2. La punta positiva del multímetro la colocamos en otro terminal
aleatoriamente.
3. En el caso de que en esta medición se obtenga el valor del voltaje umbral
procedemos a colocar la punta positiva en el terminal con el que no se
ha medido.
4. Si en esta medición también se obtiene el valor del voltaje umbral
significa que el terminal de prueba es la compuerta (G).
5. Caso contrario, se cambiará de terminal de prueba hasta que en los dos
casos la medición del terminal de prueba con cada uno de los terminales
restantes sea el voltaje umbral, identificando así la compuerta.
6. Finalmente, para identificar el terminal Fuente y Drenaje será necesario
el uso del datasheet del transistor JFET, ya que con el uso del multímetro
no se los puede identificar.
(Electrical Engineering, 2017)
2. Consultar como obtener la Curva Característica de Drenaje del JFET con

ayuda del simulador.
La curva característica de drenaje es una gráfica que relaciona la corriente de
drenaje en función del voltaje Drenaje-Fuente, como se muestra a continuación:
Fig. 4. Curva característica de Drenaje proporcionada por (Malvino & Bates, 2007)
Obtendremos la curva característica para el transistor JFET 2N4221, usando el

siguiente circuito:
Fig. 5. Circuito para la obtención de la curva de Drenaje del JFET
Colocamos una fuente Vin de AC para que el voltaje VDS varié y genere
nuestras distintas curvas del JFET, además de esto el diodo rectificador 1N4007
cumple la función de proteger el transistor del daño que le pueda generar los
voltajes negativos de la fuente.
Pasos para la obtención de la curva de drenaje del JFET:
1. Conectamos el osciloscopio al circuito como se indica en la figura:
Fig. 6. Circuito con el osciloscopio conectado para la obtención de la curva de

drenaje del JFET.
El canal A mide la variación del voltaje VDS y el canal B mediante la

representación del voltaje de R1 nos permite obtener la curva de la corriente
que pasa circula al circuito pues son análogos.
2. Ajustar el osciloscopio como se muestra a continuación:
Fig. 7. Ajuste del osciloscopio para la visualización de la curva de drenaje del JFET.
El osciloscopio se debe colocar en AB por la definición de la curva

característica de entrada es decir un gráfico de Id vs Vds.
3. Finalmente ponemos a correr la simulación.
Fig. 8. Curva característica de drenaje del JFET.
El voltaje pinch, voltaje de estrangulamiento o Vp como se señala en la

figura corresponde al valor de voltaje al que en el transistor la corriente Id
se vuelve constante y VGS=0.
3. Consultar como obtener la Curva Característica de Transferencia del

JFET con ayuda del simulador.
La característica de transferencia indica la variación entre la intensidad de

drenaje ID en función de la tensión de compuerta-fuente VGS y responde a
una ecuación cuadrática o de Shockley.
Fig. 9. Curva característica de transferencia del JFET.
Para obtener la curva característica de transferencia del JFET, utilizaremos el

siguiente circuito:
Fig. 10. Circuito para obtener la curva de transferencia.
Tenemos en cuenta el tipo de conexión adecuada que permite la correcta polarización

del transistor de canal N. Luego medimos la tensión de la resistencia de protección y
la tensión VGS.
Fig. 11. Medición y obtención de la curva característica de transferencia.
BOYLESTAD., ROBERT. (2009). Electrónica: Teoría de Circuitos
y Dispositivos Electrónicos. Curva característica JFET. 10ma Edición. México.
4. Ecuación de la corriente de drenaje y características de las regiones de

operación de un JFET.
JFET en región de corte

En esta región la intensidad entre drenador y fuente es nula (ID=0). En este
caso, la tensión entre puerta y fuente es suficientemente negativa que las zonas
de inversión bloquean y estrangulan el canal cortando la corriente entre
drenador y fuente.
En las hojas técnicas se denomina a esta tensión como de estrangulamiento o
pinch-off y se representa por VGS (off) o Vp. Por ejemplo, el BF245A tiene
una VGS (off) = -2V.
JFET en región lineal

En esta región, el JFET se comporta como una resistencia no lineal que es
utilizada en muchas aplicaciones donde se precise una resistencia variable
controlada por tensión.
El fabricante proporciona curvas de resistencia drenador-fuente (rds(on)) para
diferentes valores de VGS tal como se muestra en la figura 1.12. En esta
región el transistor JFET verifica las siguientes relaciones:
3 3
2
1 ⎛ 2 ⎛ 𝑉𝑉𝑉𝑉𝑉𝑉 − 𝑉𝑉𝑉𝑉𝑉𝑉 2
𝑉𝑉𝐺𝐺𝐺𝐺 ⎞⎞
𝐼𝐼𝐼𝐼 (𝑜𝑜𝑜𝑜 ) = ⎜𝑉𝑉 − � � − ⎟
𝐼𝐼𝐼𝐼 ⎜ 𝐷𝐷𝐷𝐷 3 ⎜ 1
|𝑉𝑉𝑉𝑉|2 |𝑉𝑉𝑉𝑉|2
1⎟⎟
⎝ ⎝ ⎠⎠
𝑉𝑉𝐺𝐺𝐺𝐺 > 𝑉𝑉𝑉𝑉
𝑉𝑉𝐺𝐺𝐺𝐺 − 𝑉𝑉𝑉𝑉 = 𝑉𝑉𝑉𝑉𝑉𝑉
JFET en región de saturación
En esta región, de similares características que un BJT en la región lineal, el
JFET tiene unas características lineales que son utilizadas en amplificación.
Se comporta como una fuente de intensidad controlado por la tensión VGS
cuya ID es prácticamente independiente de la tensión VDS. La ecuación que
relaciona la ID con la VGS se conoce como ecuación cuadrática o ecuación de
Schockley que viene dada por
𝑽𝑽𝑽𝑽𝑽𝑽 𝟐𝟐
𝑰𝑰𝑰𝑰 = 𝑰𝑰𝑰𝑰𝑰𝑰𝑰𝑰 �𝟏𝟏 − �
𝑽𝑽𝑽𝑽
𝑉𝑉𝐺𝐺𝐺𝐺 > 𝑉𝑉𝑉𝑉
𝑉𝑉𝐷𝐷𝐷𝐷 ≥ 𝑉𝑉𝐺𝐺𝐺𝐺 − 𝑉𝑉𝑉𝑉
Donde Vp es la tensión de estrangulamiento y la IDSS es la corriente de
saturación. Esta corriente se define como el valor de ID cuando VGS=0, y esta
característica es utilizada con frecuencia para obtener una fuente de corriente de
valor constante (IDSS). La ecuación 1.22 en el plano ID y VGS representa una
parábola desplazada en Vp.
Fig. 10. Característica del JFET.
5. Intercambio de los terminales de Drenaje y Fuente.
En varias aplicaciones de baja frecuencia los terminales de Drenaje y Fuente son

intercambiables debido a que el JFET es un dispositivo simétrico. Las curvas de
salida se extienden a ambos lados del origen con lo que el transistor puede usarse
como resistor controlado por tensión para señales alternas pequeñas (<200 mV).
Al decir que el dispositivo es simétrico nos referimos a que es bidireccional
debido a que se encuentra dopado uniformemente internamente, si bien no hay
distinción entre los terminales mencionados se toma convencionalmente que la
corriente es positiva cuando circula de drenaje a fuente. (Malvino, 2007)
Fig. 11. Terminales JFET canal N.
III. CIRCUITOS Y SIMULACIONES

1. Para un amplificador en la configuración Fuente Común realizar las
siguientes actividades:
1.1. Imponerse el circuito amplificador para el análisis.

El transistor JFET 2N4221 que se uso tiene las siguientes
especificaciones:
VGSoff: -6[V]
Idss: 2-6 [mA]
Fig. 12. Hoja de Datos del Transistor proporcionada por InterFET -

Corporation.
Para obtener el valor más preciso de VGSoff y Idss, lo obtenemos de forma

experimental.
Para el Idss obtenemos que:
Fig. 13. Determinación de Idss experimentalmente.
Para el VGSoff:
Fig. 14. Determinación de VGSoff experimentalmente.
Obteniendo así que:

VGSoff: -2.148 [V]
Idss: 3.518 [mA]
Diseño del circuito a implementar:
Fig. 15. Circuito Amplificador Fuente Común con JFET.
Los elementos del circuito a usar son:

RG1 RG2 RS RD RL Cg Cd
1 [MΩ] 120 [kΩ] 2.2 [kΩ] 10 [kΩ] 5.1 [kΩ] 10 [Fµ] 100 [Fµ]
Tabla. 1. Elementos usados en el circuito.
Verificamos los valores en las tablas comerciales.
Fig. 16. Tabla de resistencias comerciales.
Fig. 17. Tabla de capacitadores comerciales.
1.2. Calcule el punto de operación del transistor.

VGSoff: -2.148 [V] Idss: 3.518 [mA]
Fig. 18. Circuito en DC para obtener el punto de operación.
𝑰𝑰𝑰𝑰 = 𝟎𝟎 𝒎𝒎𝒎𝒎
𝑅𝑅𝑅𝑅2
𝑉𝑉𝑉𝑉 = 𝑉𝑉𝑉𝑉𝑉𝑉 ∗ � �
𝑅𝑅𝑅𝑅1 + 𝑅𝑅𝑅𝑅2
120 [𝑘𝑘Ω]
𝑉𝑉𝑉𝑉 = 25 [𝑉𝑉] ∗ � �
1 [𝑀𝑀Ω] + 120 [𝑘𝑘Ω]
𝑽𝑽𝑽𝑽 = 𝟐𝟐. 𝟔𝟔𝟔𝟔𝟔𝟔 [𝑽𝑽]
𝑉𝑉𝑉𝑉 = 𝐼𝐼𝐼𝐼 ∗ 𝑅𝑅𝑅𝑅
VS = V – VS
VS = 2.68[V]– 𝐼𝐼𝐼𝐼 ∗ 2.2[𝑘𝑘Ω]
𝑉𝑉𝑉𝑉𝑉𝑉 − 2.68[𝑉𝑉 ] =– 𝐼𝐼𝐼𝐼 ∗ 2.2[𝑘𝑘Ω]
Utilizamos esta fórmula para determinar la recta de carga:
𝟐𝟐. 𝟔𝟔𝟔𝟔[𝑽𝑽] − 𝐕𝐕𝐕𝐕𝐕𝐕
𝑰𝑰𝑰𝑰 =
𝟐𝟐. 𝟐𝟐[𝒌𝒌Ω]
Utilizamos la ecuación de Shockley para determinar la característica de
transferencia:
2
VS
𝐼𝐼𝐼𝐼 = 𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖 ∗ �1 − �
VSoff
𝟐𝟐
𝐕𝐕𝐕𝐕𝐕𝐕
𝑰𝑰𝑰𝑰 = 𝟑𝟑. 𝟓𝟓𝟓𝟓𝟓𝟓 [𝒎𝒎𝒎𝒎] ∗ �𝟏𝟏 − �
−𝟐𝟐. 𝟏𝟏𝟏𝟏𝟏𝟏 [𝑽𝑽]
Fig. 19. Curva del punto de operación del JFET.
𝑰𝑰𝑰𝑰 = 𝟏𝟏. 𝟓𝟓𝟓𝟓 𝒎𝒎𝒎𝒎

𝑽𝑽𝑽𝑽𝑽𝑽 = −𝟎𝟎. 𝟕𝟕𝟕𝟕 𝑽𝑽
𝐼𝐼𝐼𝐼 = 𝐼𝐼𝐼𝐼
𝑉𝑉𝑉𝑉 = 𝐼𝐼𝐼𝐼 ∗ 𝑅𝑅𝑅𝑅

𝑉𝑉𝑉𝑉 = 1.55 𝑚𝑚𝑚𝑚 ∗ 2.2[𝑘𝑘Ω]
𝑽𝑽𝑽𝑽 = 𝟑𝟑. 𝟒𝟒𝟒𝟒 𝑽𝑽
𝑉𝑉𝑉𝑉 = 𝑉𝑉𝑉𝑉𝑉𝑉 − 𝐼𝐼𝐼𝐼 ∗ 𝑅𝑅𝑅𝑅

𝑉𝑉𝑉𝑉 = 25 [𝑉𝑉] − 1.55 [𝑚𝑚𝑚𝑚] ∗ 10[𝑘𝑘Ω]
𝑽𝑽𝑽𝑽 = 𝟗𝟗. 𝟓𝟓 𝑽𝑽
VDS = VD – VS
VDS = 9.5 V – 3.41 V
𝐕𝐕𝐕𝐕𝐕𝐕 = 𝟔𝟔. 𝟎𝟎𝟎𝟎 𝐕𝐕
𝑰𝑰𝑰𝑰 𝑰𝑰𝑰𝑰 𝑰𝑰𝑰𝑰 𝑽𝑽𝑽𝑽 𝑽𝑽𝑽𝑽 𝑽𝑽𝑽𝑽 𝐕𝐕𝐕𝐕𝐕𝐕

0 𝑚𝑚𝑚𝑚 1.55 𝑚𝑚𝑚𝑚 1.55 𝑚𝑚𝑚𝑚 2.679 [𝑉𝑉] 9.5 𝑉𝑉 3.41 𝑉𝑉 6.09 V
Tabla 2. Valores obtenidos del punto de operación.
1.3. Calcule Zin, Zo, Av, AI.

Para hallar los parámetros de alterna del circuito procedemos a
representar su Cuadripolo:
Fig. 20. Circuito equivalente para el Amplificador Fuente Común del

transistor JFET
Comenzamos nuestro análisis calculando el valor de GM:

2
∆𝐼𝐼𝑑𝑑 𝑑𝑑𝐼𝐼𝑑𝑑𝑑𝑑𝑑𝑑 𝑉𝑉𝐺𝐺𝐺𝐺 2 ∗ 𝐼𝐼𝑑𝑑𝑑𝑑𝑑𝑑 𝑉𝑉𝐺𝐺𝐺𝐺
𝐺𝐺𝑀𝑀 = = ��1 − � �= �1 − �
∆𝑉𝑉𝐺𝐺𝐺𝐺 𝑑𝑑𝑉𝑉𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺 𝑉𝑉𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺 �𝑉𝑉𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺 � 𝑉𝑉𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺
2 ∗ 𝐼𝐼𝑑𝑑𝑑𝑑𝑑𝑑
𝑠𝑠𝑠𝑠 𝐺𝐺𝑀𝑀𝑀𝑀 =
�𝑉𝑉𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺 �
𝑉𝑉𝐺𝐺𝐺𝐺
𝐺𝐺𝑀𝑀 = 𝐺𝐺𝑀𝑀𝑀𝑀 ∗ �1 − �
𝑉𝑉𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺
Hallamos GMO que esta dado por los datos del punto de operación para
Idss y VGSoff que son:
𝐼𝐼𝑑𝑑𝑑𝑑𝑑𝑑 = 3.518[𝑚𝑚𝑚𝑚]𝑦𝑦 𝑉𝑉𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺 = −2.148[𝑉𝑉 ]
2 ∗ 3.518[𝑚𝑚𝑚𝑚] 7.036[𝑚𝑚𝑚𝑚] 1
𝐺𝐺𝑀𝑀𝑀𝑀 = = = 3.275 � �
| − 2.148[𝑉𝑉]| 2.148[𝑉𝑉] Ω
Hallamos GM:
−0.7238 1
𝐺𝐺𝑀𝑀 = 3.275 ∗ �1 − � = 2.1718 � �
−2.148 Ω
Procedemos a hallar la ganancia de voltaje:
Fig. 21. Cuadripolo para el cálculo de la ganancia de voltaje.
𝑉𝑉𝑂𝑂
𝐴𝐴𝑣𝑣 = , 𝑉𝑉 = −𝑖𝑖𝑑𝑑 ∗ (𝑅𝑅𝐷𝐷1 ||𝑅𝑅𝐿𝐿 )
𝑉𝑉𝑖𝑖𝑖𝑖 𝑜𝑜
Aplicando LVK en I1 tenemos:
−𝑉𝑉𝑖𝑖𝑖𝑖 + 𝑉𝑉𝐺𝐺𝐺𝐺 + 𝑉𝑉𝑆𝑆 = 0 → 𝑉𝑉𝑖𝑖𝑖𝑖 = 𝑉𝑉𝐺𝐺𝐺𝐺 + 𝑉𝑉𝑆𝑆 = 𝑉𝑉𝐺𝐺𝐺𝐺 + 𝐼𝐼𝑑𝑑 ∗ 𝑅𝑅𝑆𝑆
Remplazando en la ecuación de Av:
−𝑖𝑖𝑑𝑑 ∗ (𝑅𝑅𝐷𝐷1 ||𝑅𝑅𝐿𝐿 )
𝐴𝐴𝑣𝑣 =
𝑉𝑉𝐺𝐺𝐺𝐺 + 𝑖𝑖𝑑𝑑 ∗ 𝑅𝑅𝑆𝑆
Hallamos id, aplicando LCK al nodo de entrada de Id:

𝑉𝑉𝑟𝑟𝑟𝑟
𝑖𝑖𝑑𝑑 = 𝐺𝐺𝑀𝑀 ∗ 𝑉𝑉𝐺𝐺𝐺𝐺 +
𝑟𝑟𝑑𝑑
Luego Vrd se halla aplicando LVK en la malla I2:
−𝑉𝑉𝑆𝑆 − 𝑉𝑉𝑟𝑟𝑟𝑟 + 𝑉𝑉𝑜𝑜 = 0 → 𝑉𝑉𝑟𝑟𝑟𝑟 = 𝑉𝑉𝑜𝑜 − 𝑉𝑉𝑆𝑆 = 𝑉𝑉𝑜𝑜 − 𝐼𝐼𝑠𝑠 ∗ 𝑅𝑅𝑠𝑠
𝑉𝑉𝑟𝑟𝑟𝑟 = 𝑉𝑉𝑜𝑜 − 𝐼𝐼𝑠𝑠 ∗ 𝑅𝑅𝑠𝑠 , 𝑠𝑠𝑠𝑠 𝐼𝐼𝑑𝑑 = 𝐼𝐼𝑆𝑆
𝑉𝑉𝑟𝑟𝑟𝑟 = 𝑉𝑉𝑜𝑜 − 𝐼𝐼𝑑𝑑 ∗ 𝑅𝑅𝑠𝑠
Remplazamos en la ecuación de id:
𝑉𝑉𝑜𝑜 − 𝐼𝐼𝑑𝑑 ∗ 𝑅𝑅𝑠𝑠
𝑖𝑖𝑑𝑑 = 𝐺𝐺𝑀𝑀 ∗ 𝑉𝑉𝐺𝐺𝐺𝐺 + , 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 𝑉𝑉𝑜𝑜 = −𝑖𝑖𝑑𝑑 ∗ (𝑅𝑅𝐷𝐷1 ||𝑅𝑅𝐿𝐿 )
𝑟𝑟𝑑𝑑
−𝑖𝑖𝑑𝑑 ∗ (𝑅𝑅𝐷𝐷1 ||𝑅𝑅𝐿𝐿 ) − 𝑖𝑖𝑑𝑑 ∗ 𝑅𝑅𝑠𝑠
𝑟𝑟𝑑𝑑
−𝑖𝑖𝑑𝑑 ((𝑅𝑅𝐷𝐷1 ||𝑅𝑅𝐿𝐿 ) + 𝑅𝑅𝑠𝑠 )
𝑟𝑟𝑑𝑑
(𝑅𝑅𝐷𝐷1 ||𝑅𝑅𝐿𝐿 ) + 𝑅𝑅𝑆𝑆
𝑖𝑖𝑑𝑑 ∗ �1 + � = 𝐺𝐺𝑀𝑀 ∗ 𝑉𝑉𝐺𝐺𝐺𝐺
𝑟𝑟𝑑𝑑
𝐺𝐺𝑀𝑀 ∗ 𝑉𝑉𝐺𝐺𝐺𝐺
𝑖𝑖𝑑𝑑 =
(𝑅𝑅 ||𝑅𝑅 ) + 𝑅𝑅𝑆𝑆
�1 + 𝐷𝐷1 𝐿𝐿 �
𝑟𝑟𝑑𝑑
Remplazando id en la ecuación de Av:
𝐺𝐺𝑀𝑀 ∗ 𝑉𝑉𝐺𝐺𝐺𝐺 ∗ (𝑅𝑅𝐷𝐷1 ||𝑅𝑅𝐿𝐿 )
−
�1 + 𝐷𝐷1 𝐿𝐿 �
𝑟𝑟𝑑𝑑
𝐴𝐴𝑣𝑣 =
𝐺𝐺𝑀𝑀 ∗ 𝑉𝑉𝐺𝐺𝐺𝐺 ∗ 𝑅𝑅𝑆𝑆
𝑉𝑉𝐺𝐺𝐺𝐺 +
�1 + 𝐷𝐷1 𝐿𝐿 �
𝑟𝑟𝑑𝑑
−𝐺𝐺𝑀𝑀 ∗ 𝑉𝑉𝐺𝐺𝐺𝐺 ∗ (𝑅𝑅𝐷𝐷1 ||𝑅𝑅𝐿𝐿 )
𝐴𝐴𝑣𝑣 =
𝑉𝑉𝐺𝐺𝐺𝐺 ∗ �1 + 𝐷𝐷1 𝐿𝐿 � + 𝐺𝐺𝑀𝑀 ∗ 𝑉𝑉𝐺𝐺𝐺𝐺 ∗ 𝑅𝑅𝑆𝑆
𝑟𝑟𝑑𝑑
−𝐺𝐺𝑀𝑀 ∗ (𝑅𝑅𝐷𝐷1 ||𝑅𝑅𝐿𝐿 )

𝐴𝐴𝑣𝑣 =
�1 + 𝐷𝐷1 𝐿𝐿 � + 𝐺𝐺𝑀𝑀 ∗ 𝑅𝑅𝑆𝑆
𝑟𝑟𝑑𝑑
Hallamos rd:
∆𝑉𝑉𝑑𝑑𝑑𝑑
𝑟𝑟𝑑𝑑 = =, 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 𝑉𝑉𝐺𝐺𝐺𝐺 = 𝑐𝑐𝑐𝑐𝑐𝑐
∆𝐼𝐼𝑑𝑑
1
𝑟𝑟𝑑𝑑 =
𝑦𝑦𝑦𝑦𝑦𝑦
Donde yos es la admitancia de salida dada por el fabricante, para el
transistor JFET 2N4221, su hoja de datos nos da el valor de Yos:
Fig. 22. Hoja de datos para el transistor JFET 2N4221 proporcionada por Interfet-
Corporation.
Remplazando el valor de yos=20[uS], dado por la hoja de datos, en la

ecuación de rd:
1
𝑟𝑟𝑑𝑑 = = 50[𝑘𝑘Ω]
20[𝑢𝑢𝑢𝑢]
Remplazando los valores de rd=50[kΩ], RD1=10[kΩ],Rl=5.1[kΩ],

GM=2.1718[1/ Ω], Rs=2.2[kΩ] en la ecuación de Av:
−2.1718[1/Ω] ∗ (10[𝑘𝑘Ω]||5.1[𝑘𝑘Ω])
𝐴𝐴𝑣𝑣 =
(10[𝑘𝑘Ω]||5.1[𝑘𝑘Ω]) + 2.2[𝑘𝑘Ω]
�1 + � + 2.1718[1/Ω] ∗ 2.2[𝑘𝑘Ω]
50[𝑘𝑘Ω]
−2.1718[1/Ω] ∗ 3.37[𝑘𝑘Ω]
𝐴𝐴𝑣𝑣 = = −1.5348
(1 + 0.115) + 2.1718[1/Ω] ∗ 2.2[𝑘𝑘Ω]
Una vez hallada la ganancia Av de voltaje procedemos a hallar Zin o

impedancia de entrada, para esto abrimos las fuentes de corriente y
cortocircuitamos las fuentes de tensión:
Fig. 23. Cuadripolo para el cálculo de Zin.
𝑉𝑉𝑖𝑖𝑖𝑖
𝑍𝑍𝑖𝑖𝑖𝑖 = , 𝑠𝑠𝑠𝑠 𝑉𝑉𝑖𝑖𝑖𝑖 = 𝑖𝑖𝑖𝑖𝑖𝑖 ∗ (𝑅𝑅𝐺𝐺1 ||𝑅𝑅𝐺𝐺2 )
𝑖𝑖𝑖𝑖𝑖𝑖
𝑖𝑖𝑖𝑖𝑖𝑖 ∗ (𝑅𝑅𝐺𝐺1 ||𝑅𝑅𝐺𝐺2 )
𝑍𝑍𝑖𝑖𝑖𝑖 = = (𝑅𝑅𝐺𝐺1 ||𝑅𝑅𝐺𝐺2 )
𝑖𝑖𝑖𝑖𝑖𝑖
𝑍𝑍𝑖𝑖𝑖𝑖 = (𝑅𝑅𝐺𝐺1 ||𝑅𝑅𝐺𝐺2 ) = (1[𝑀𝑀Ω]||120[𝑘𝑘Ω])
𝑍𝑍𝑖𝑖𝑖𝑖 = 107.14[𝑘𝑘Ω]
Hallamos la ganancia de corriente:
𝑖𝑖𝑜𝑜 𝑉𝑉𝑜𝑜 𝑉𝑉𝑖𝑖𝑖𝑖

𝐴𝐴𝑖𝑖 = , 𝑠𝑠𝑠𝑠 𝑖𝑖𝑜𝑜 = , 𝑖𝑖𝑖𝑖𝑖𝑖 =
𝑖𝑖𝑖𝑖𝑖𝑖 𝑅𝑅𝐿𝐿 𝑍𝑍𝑖𝑖𝑖𝑖
𝑉𝑉𝑜𝑜
𝑅𝑅𝐿𝐿 𝑉𝑉𝑜𝑜 ∗ 𝑍𝑍𝑖𝑖𝑖𝑖 𝑍𝑍𝑖𝑖𝑖𝑖
𝐴𝐴𝑖𝑖 = = = 𝐴𝐴𝑣𝑣 ∗
𝑉𝑉𝑖𝑖𝑖𝑖 𝑉𝑉𝑖𝑖𝑖𝑖 ∗ 𝑅𝑅𝐿𝐿 𝑅𝑅𝐿𝐿
𝑍𝑍𝑖𝑖𝑖𝑖
Remplazando Av=-1.5348, Zin=107.14[kΩ], Rl=5.1[kΩ]:
𝑍𝑍𝑖𝑖𝑖𝑖 107.14[𝑘𝑘Ω]
𝐴𝐴𝑖𝑖 = 𝐴𝐴𝑣𝑣 ∗ = −1.5348 ∗ = −32.24
𝑅𝑅𝐿𝐿 5.1[𝑘𝑘Ω]
Finalmente, para calcular la impedancia de salida Zo desconectamos RL

y cortocircuitamos la fuente de tensión:
Fig.24. Cuadripolo para el cálculo de Zo.
Luego nuestra impedancia de salida está dada por:

𝑉𝑉𝑜𝑜
𝑍𝑍𝑜𝑜 = , 𝑠𝑠𝑠𝑠 𝑉𝑉𝑜𝑜 = 𝑖𝑖𝑜𝑜 ∗ (𝑅𝑅𝐷𝐷1 ||𝑍𝑍)
𝑖𝑖𝑜𝑜
𝑖𝑖𝑜𝑜 (𝑅𝑅𝐷𝐷1 ||𝑍𝑍)
𝑍𝑍𝑜𝑜 = = (𝑅𝑅𝐷𝐷1 ||𝑍𝑍)
𝑖𝑖𝑜𝑜
Hallamos Z, en el circuito para la impedancia de salida Zo:

𝑉𝑉𝑜𝑜
𝑍𝑍 =
𝑖𝑖𝑑𝑑
Hallamos el valor de usando la ecuación de Vin:

𝑉𝑉𝑖𝑖𝑖𝑖 = 𝑉𝑉𝐺𝐺𝐺𝐺 + 𝐼𝐼𝑑𝑑 ∗ 𝑅𝑅𝑠𝑠 , 𝑠𝑠𝑠𝑠 𝑉𝑉𝑖𝑖𝑖𝑖 = 0[𝑉𝑉 ]
𝑉𝑉𝐺𝐺𝐺𝐺 = −𝐼𝐼𝑑𝑑 ∗ 𝑅𝑅𝑠𝑠
Luego id está dada por:
𝑉𝑉𝑟𝑟𝑟𝑟
𝑖𝑖𝑑𝑑 = 𝐺𝐺𝑀𝑀 ∗ 𝑉𝑉𝐺𝐺𝐺𝐺 + , 𝐶𝐶𝐶𝐶𝐶𝐶𝐶𝐶 𝑉𝑉𝑟𝑟𝑟𝑟 = 𝑉𝑉𝑜𝑜 − 𝑖𝑖𝑑𝑑 ∗ 𝑅𝑅𝑆𝑆
𝑟𝑟𝑟𝑟
𝑉𝑉𝑜𝑜 − 𝑖𝑖𝑑𝑑 ∗ 𝑅𝑅𝑠𝑠
𝑟𝑟𝑟𝑟
Remplazando Vgs=-id*Rs:
𝑉𝑉𝑜𝑜 − 𝑖𝑖𝑑𝑑 ∗ 𝑅𝑅𝑠𝑠
𝑖𝑖𝑑𝑑 = 𝐺𝐺𝑀𝑀 ∗ −𝑖𝑖𝑑𝑑 ∗ 𝑅𝑅𝑠𝑠 +
𝑟𝑟𝑟𝑟
𝑅𝑅𝑠𝑠 𝑉𝑉𝑜𝑜 𝑉𝑉𝑜𝑜

𝑖𝑖𝑑𝑑 �1 + 𝐺𝐺𝑀𝑀 ∗ 𝑅𝑅𝑠𝑠 + �= → 𝑖𝑖𝑑𝑑 =
𝑟𝑟𝑟𝑟 𝑟𝑟𝑟𝑟 𝑅𝑅
𝑟𝑟𝑑𝑑 ∗ �1 + 𝐺𝐺𝑀𝑀 ∗ 𝑅𝑅𝑠𝑠 + 𝑠𝑠 �
𝑟𝑟𝑟𝑟
Remplazando la ecuación de id que acabamos de hallar en la ecuación
de Z, tenemos:
𝑉𝑉𝑜𝑜 𝑅𝑅𝑠𝑠
𝑍𝑍 = = 𝑟𝑟𝑟𝑟 ∗ �1 + 𝐺𝐺𝑀𝑀 ∗ 𝑅𝑅𝑠𝑠 + �
𝑉𝑉𝑜𝑜 𝑟𝑟𝑟𝑟
𝑅𝑅𝑠𝑠
𝑟𝑟𝑑𝑑 ∗ �1 + 𝐺𝐺𝑀𝑀 ∗ 𝑅𝑅𝑠𝑠 + �
𝑟𝑟𝑟𝑟
𝑅𝑅𝑠𝑠
𝑍𝑍 = 𝑟𝑟𝑟𝑟 ∗ �1 + 𝐺𝐺𝑀𝑀 ∗ 𝑅𝑅𝑠𝑠 + �
𝑟𝑟𝑟𝑟
Remplazando rd=50[k], GM=2.1718[1/ Ω], Rs=2.2[kΩ]:
1 2.2[𝑘𝑘Ω]
𝑍𝑍 = 50[𝑘𝑘Ω] ∗ �1 + 2.1718 � � ∗ 2.2[𝑘𝑘Ω] + � = 238.91[𝑀𝑀Ω]
Ω 50[𝑘𝑘Ω]
Finalmente remplazando en nuestra ecuación inicial para Zo:
𝑍𝑍𝑜𝑜 = (𝑅𝑅𝐷𝐷1 ||𝑍𝑍 ) = (10[𝑘𝑘Ω]||238.91[𝑀𝑀Ω]) = 9.99[𝑘𝑘Ω] ≈ 10[𝑘𝑘Ω]
Los parámetros de alterna para nuestro circuito son:
𝐴𝐴𝑣𝑣 𝑍𝑍𝑖𝑖𝑖𝑖 𝐴𝐴𝑖𝑖 𝑍𝑍𝑜𝑜
-1.5348 107.14[kΩ] -32.24 10[kΩ]
Tabla 3. Parámetros en AC.
1.4. Verifique el punto de operación del transistor.

• Corriente de compuerta:
Fig. 25. Corriente de compuerta
• Corriente de fuente:
Fig.26. Corriente de fuente
• Corriente de drenaje:
Fig. 27. Corriente de drenaje
• Voltaje de compuerta:
Fig. 28. Medición de voltaje de compuerta.
• Voltaje de fuente:
Fig. 29. Medición de voltaje de fuente.
• Voltaje de drenaje:
Fig. 30. Medición del voltaje de drenaje.
• Voltaje compuerta – fuente:
Fig. 31. Medición del voltaje compuerta- fuente.
• Voltaje drenaje – fuente:
Fig. 32. Medición del voltaje drenaje – fuente.
1.5. Verifique los parámetros de corriente alterna del amplificador.

Ganancia de Voltaje
Fig. 33. Medición de la Ganancia de Voltaje.
Fig.34. Cruce entre las curvas de la señal de entrada y salida de voltaje.
Fig. 35. Verificación de la ganancia de Voltaje.
𝑽𝑽𝑽𝑽 𝟔𝟔𝟔𝟔𝟔𝟔. 𝟕𝟕𝟕𝟕𝟕𝟕 [𝒎𝒎𝒎𝒎]

𝑨𝑨𝑨𝑨 = = = −𝟏𝟏. 𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐
𝑽𝑽𝑽𝑽𝑽𝑽 −𝟒𝟒𝟒𝟒𝟒𝟒. 𝟗𝟗𝟗𝟗𝟗𝟗 [𝒎𝒎𝒎𝒎]
Impedancia de Entrada
Fig. 36. Verificación de la impedancia de entrada
𝑽𝑽𝒊𝒊𝒊𝒊
𝒁𝒁𝒊𝒊𝒊𝒊 =
𝑰𝑰𝒊𝒊𝒊𝒊
𝟑𝟑𝟑𝟑𝟑𝟑. 𝟓𝟓𝟓𝟓 [𝒎𝒎𝒎𝒎]
𝒁𝒁𝒊𝒊𝒊𝒊 =
𝟑𝟑. 𝟑𝟑 [𝒖𝒖𝒖𝒖]
𝒁𝒁𝒊𝒊𝒊𝒊 = 𝟏𝟏𝟏𝟏𝟏𝟏. 𝟏𝟏𝟏𝟏𝟏𝟏𝟏𝟏 [𝑲𝑲Ω]
Impedancia de salida
𝑽𝑽𝒐𝒐 𝒎𝒎𝒎𝒎𝒎𝒎 = 𝟏𝟏. 𝟖𝟖𝟖𝟖𝟖𝟖 [𝑽𝑽]

Ahora, cambio por el valor de la Impedancia de salida calculado y el voltaje
debe reducirse a la mitad.
Fig. 37. Verificación de la impedancia de salida.
𝑽𝑽𝑶𝑶
𝒁𝒁𝑶𝑶 =
𝑰𝑰𝑶𝑶
𝟔𝟔𝟔𝟔𝟔𝟔. 𝟐𝟐𝟐𝟐𝟐𝟐 [𝒎𝒎𝒎𝒎]
𝒁𝒁𝒁𝒁 =
𝟖𝟖𝟖𝟖. 𝟏𝟏𝟏𝟏𝟏𝟏 [𝒖𝒖𝒖𝒖]
𝒁𝒁𝒁𝒁 = 𝟕𝟕. 𝟏𝟏𝟏𝟏𝟏𝟏𝟏𝟏𝟏𝟏𝟏𝟏 [𝑲𝑲Ω]
Para encontrarla quito la carga y determino el voltaje máximo de salida.
Ganancia de Corriente
Fig. 38. Verificación de la ganancia de corriente.
𝑰𝑰𝒐𝒐
𝑨𝑨𝑨𝑨 =
𝑰𝑰𝒊𝒊𝒊𝒊
𝟖𝟖𝟖𝟖. 𝟏𝟏𝟏𝟏𝟏𝟏 ∗ 𝟏𝟏𝟎𝟎−𝟔𝟔
𝑨𝑨𝑨𝑨 =
𝟑𝟑. 𝟑𝟑 ∗ 𝟏𝟏𝟎𝟎−𝟔𝟔
𝑨𝑨𝑨𝑨 = 𝟐𝟐𝟐𝟐. 𝟒𝟒𝟒𝟒𝟒𝟒𝟒𝟒
1.6. Intercambie los terminales de Drenaje y Fuente. Determine la

ganancia de voltaje.
Fig. 39. Cambios de los terminales Drenaje y fuente.
𝑽𝑽𝑽𝑽 𝟔𝟔𝟔𝟔𝟔𝟔. 𝟖𝟖𝟖𝟖𝟖𝟖 [𝒎𝒎𝒎𝒎]

𝑨𝑨𝑨𝑨 = = = −𝟏𝟏. 𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐
𝑽𝑽𝑽𝑽𝑽𝑽 −𝟒𝟒𝟒𝟒𝟒𝟒. 𝟏𝟏𝟏𝟏𝟏𝟏 [𝒎𝒎𝒎𝒎]
1.7. Realice el cuadro con los resultados obtenidos.
PARÁMETRO SÍMBOLO DATOS

CALCULADO SIMULADO
Corriente de Compuerta 𝐼𝐼𝐺𝐺 0 [A] 25.292 [fA]
Corriente de Fuente 𝐼𝐼𝑆𝑆 1.55 [mA] 1.536 [mA]
Corriente de Drenaje 𝐼𝐼𝐷𝐷 1.55 [mA] 1.536 [mA]
Voltaje de Compuerta 𝑉𝑉𝐺𝐺 2.679 [V] 2.679 [V]
Voltaje de Fuente 𝑉𝑉𝑆𝑆 3.41 [V] 3.380 [V]
Voltaje de Drenaje 𝑉𝑉𝐷𝐷 9.5 [V] 9.636 [V]
Voltaje Drenaje - 𝑉𝑉𝐷𝐷𝐷𝐷 6.09 [V] 6.256 [V]

Fuente
Ganancia de Voltaje 𝐴𝐴𝑉𝑉 -1.5348 -1.2531
Ganancia de Corriente 𝐴𝐴𝑖𝑖 -32.24 -26.4239
Impedancia de Entrada 𝑍𝑍𝑖𝑖𝑖𝑖 107.14 [kΩ] 107.13 [kΩ]
Impedancia de Salida 𝑍𝑍𝑜𝑜 10 [kΩ] 7.1363 [kΩ]

Tabla 4. Resultados obtenidos.
IV. BIBLIOGRAFÍA
Malvino, A., & Bates, D. (2007). Principios de Electrónica. Madrid: McGraw-

Hill.
(Electrical Engineering, 2017)
V. ANEXOS
Anexo 1: Datasheet del Transistor 2N4221.
Anexo 2: Tabla de valores comerciales para las resistencias.
Anexo 3: Tabla de valores comerciales para los capacitadores.

Calif Prep 3.2 Trujillo Quilumbaquin Cabezas Boada Constante Ortega 4

Cargado por

Copyright:

Formatos disponibles

Calif Prep 3.2 Trujillo Quilumbaquin Cabezas Boada Constante Ortega 4

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Calif Prep 3.2 Trujillo Quilumbaquin Cabezas Boada Constante Ortega 4

Cargado por

Copyright:

Formatos disponibles

ELECTRÓNICA FUNDAMENTAL - LABORATORIO

TRABAJO PREPARATORIO No. 3.2

TEMA: Amplificador en la configuración fuente común NRC: 4851

TRABAJO PREPARATORIO 3.2

AMPLIFICADOR EN LA CONFIGURACIÓN FUENTE COMÚN

II. MARCO TEÓRICO

Fig. 1. JFET de canal N y P.

Para poder identificar los terminales, utilizamos el multímetro Agilent del

Terminales en un transistor JFET de canal N

Fig. 2. JFET de canal N.

1. Colocamos el multímetro en modo diodo.

Fig. 3. JFET de canal N determinando el valor de un diodo.

5. Si en esta medición también se obtiene el valor del voltaje umbral significa

Terminales en un transistor JFET de canal P

Colocamos el multímetro en modo diodo.

1. Colocamos la punta negativa del multímetro en un terminal del

(Electrical Engineering, 2017)

2. Consultar como obtener la Curva Característica de Drenaje del JFET con

Obtendremos la curva característica para el transistor JFET 2N4221, usando el

Fig. 5. Circuito para la obtención de la curva de Drenaje del JFET

Fig. 6. Circuito con el osciloscopio conectado para la obtención de la curva de

El canal A mide la variación del voltaje VDS y el canal B mediante la

2. Ajustar el osciloscopio como se muestra a continuación:

El osciloscopio se debe colocar en AB por la definición de la curva

3. Finalmente ponemos a correr la simulación.

Fig. 8. Curva característica de drenaje del JFET.

El voltaje pinch, voltaje de estrangulamiento o Vp como se señala en la

3. Consultar como obtener la Curva Característica de Transferencia del

La característica de transferencia indica la variación entre la intensidad de

Fig. 9. Curva característica de transferencia del JFET.

Para obtener la curva característica de transferencia del JFET, utilizaremos el

Fig. 10. Circuito para obtener la curva de transferencia.

Tenemos en cuenta el tipo de conexión adecuada que permite la correcta polarización

Fig. 11. Medición y obtención de la curva característica de transferencia.

BOYLESTAD., ROBERT. (2009). Electrónica: Teoría de Circuitos

y Dispositivos Electrónicos. Curva característica JFET. 10ma Edición. México.

4. Ecuación de la corriente de drenaje y características de las regiones de

JFET en región de corte

JFET en región lineal

Fig. 10. Característica del JFET.

5. Intercambio de los terminales de Drenaje y Fuente.

En varias aplicaciones de baja frecuencia los terminales de Drenaje y Fuente son

Fig. 11. Terminales JFET canal N.

III. CIRCUITOS Y SIMULACIONES

1.1. Imponerse el circuito amplificador para el análisis.

Fig. 12. Hoja de Datos del Transistor proporcionada por InterFET -

Para obtener el valor más preciso de VGSoff y Idss, lo obtenemos de forma

Para el Idss obtenemos que:

Fig. 13. Determinación de Idss experimentalmente.

Fig. 14. Determinación de VGSoff experimentalmente.

Obteniendo así que:

Diseño del circuito a implementar:

Fig. 15. Circuito Amplificador Fuente Común con JFET.

Los elementos del circuito a usar son:

Verificamos los valores en las tablas comerciales.

Fig. 16. Tabla de resistencias comerciales.

Fig. 17. Tabla de capacitadores comerciales.

1.2. Calcule el punto de operación del transistor.

Fig. 18. Circuito en DC para obtener el punto de operación.

Fig. 19. Curva del punto de operación del JFET.