B4DEDAJAR4

PLAN DE PRÁCTICA NO.
DE PRÁCTICA:
DIRECCIÓN DE CARRERA DE MECATRÓNICA Y
SISTEMAS PRODUCTIVOS FECHA:
TITULO DE LA PRÁCTICA: PÁGINA 1 DE 3
FECHA DE EMISIÓN: Mayo 2023 ELABORÓ: Comisión de Electrónica Digital

FECHA DE REALIZACIÓN: REVISÓ: M. en C. Yessika Solís Cruz
ASIGNATURA: ELECTRÓNICA DIGITAL APROBÓ: M. en E. Felipe de Jesús García Gutiérrez
UNIDAD TEMÁTICA:
TEMA: CUATRIMESTRE: Cuarto
NÚMERO DE PARTICIPANTES RECOMENDABLE: DURACIÓN: 120 minutos
LUGAR: Profesor:
Alumno(a): ANA GABRIELA DOMINGUEZ CASTAÑEDA. JUAN CARLOS RAYO DONACIANO. ALDO PINEDA
GARCÍA
REQUISITOS TEÓRICOS DE LA PRÁCTICA:
 Flip-Flops
Los flip-flops son los bloques básicos de construcción de los contadores, registros y otros circuitos de control
secuencial, y se emplean también en ciertos tipos de memorias.
Los flip-flops son dispositivos síncronos de dos estados, también conocidos como multivibradores biestables. En
este caso, el término síncrono significa que la salida cambia de estado únicamente en un instante específico de
una entrada de disparo denominada reloj (CLK), la cual recibe el nombre de entrada de control, C. Esto significa
que los cambios en la salida se producen sincronizadamente con el reloj.
Un flip-flop disparado por flanco cambia de estado con el flanco positivo (flanco de subida) o con el flanco
negativo (flanco de bajada) del impulso de reloj y es sensible a sus entradas sólo en esta transición del reloj. En
esta sec ción se cubren tres tipos de flip-flops disparados por flanco: S-R, D y J-K.
Los símbolos lógicos de estos dispositivos se muestran en la Figura 1 Observe que pueden ser disparados por
flanco positivo (no hay círculo en la entrada C) o por flanco negativo (hay un círculo en la entrada C). La clave
para identificar un flip-flop disparado por flanco mediante su símbolo lógico la da el triángulo que se encuentra
dentro del bloque en la entra da del reloj (C). El triángulo se denomina indicador de entrada dinámica.
IMAGEN 1. SIMBOLOS LÓGICOS

DE FLIP-FLOPS
PLAN DE PRÁCTICA NO. DE PRÁCTICA:
 Flip-flop S-R disparado por flanco
Las entradas S y R de un flip-flop S-R se denominan entradas síncronas, dado que los datos en estas entradas se
transfieren a las salidas del flip-flop sólo con el flanco de disparo del impulso del reloj. Cuando S está a nivel ALTO
y R está a nivel BAJO, la salida Q se pone a nivel ALTO con el flanco de disparo del impulso de reloj, pasando el
flip-flop al estado SET. Cuando S está a nivel BAJO y R está a nivel ALTO, la salida Q se pone a nivel BAJO con el
flanco de disparo del impulso de reloj, pasando el flip-flop al estado RESET. Cuando tanto S como R están a nivel
BAJO, la salida no cambia de estado. Cuando S y R están a nivel ALTO, se produce una condición no válida. El
funcionamiento básico de un flip-flop disparado por flanco positivo se muestra en la imagen 2, mientras que la
tabla de verdad se puede ver en la Tabla 1. Recordemos que un flip-flop no puede cambiar de estado excepto en
el flanco de disparo de un impulso de reloj. Las entradas S y R se pueden cambiar en cualquier instante en que la
entrada de reloj esté a nivel ALTO o nivel BAJO (excepto durante un breve instante de tiempo en las proximidades
de las transiciones de disparo del reloj) sin que varíe la salida.
El funcionamiento y tabla de verdad de un flip-flop S-R disparado por flanco negativo son las mismas que las de un
dispositivo disparado por flanco positivo, excepto en que el flanco de bajada del impulso del reloj es, en este caso,
el flanco de disparo.
 El flip-flop D disparado por flanco
El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos (1 o 0). Si se añade un inversor
a un flip-flop S-R obtenemos un flip flop D básico, como se muestra en la imagen 4, en la que se muestra uno
disparado por flanco positivo.
Si cuando se aplica un impulso de reloj la entrada D está a nivel ALTO, el flip-flop se activa (SET) y almacena el
nivel ALTO de la entrada D durante el flanco positivo del impulso del reloj. Si existe un nivel BAJO en la entrada D
cuando se aplica el impulso del reloj, el flip-flop se pone a cero (RESET) y almacena el nivel BAJO de la entrada D
durante el flanco de bajada del impulso del reloj. En el estado SET, el flip-flop almacena un 1, mientras que en el
estado RESET almacena un 0. El funcionamiento de un flip-flop D disparado por flanco positivo se resume en la
Tabla 7.3. El funciona miento de un dispositivo activado por flanco negativo es, por supuesto, idéntico, excepto
que el disparo tiene lugar en el flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada flanco
del impulso de reloj.
 El flip-flop J-K disparado por flanco

El flip-flop J-K es versátil y es uno de los tipos de flip-flop más ampliamente utilizado. El funcionamiento del flip-
flop J-K es idéntico al del flip-flop S-R en las condiciones de operación SET, RESET y de permanen cia de estado
(no cambio). La diferencia está en que el flip-flop J-K no tiene condiciones no válidas como ocurre en el S-R.
La imagen 4 muestra la lógica interna de un flip-flop J-K disparado por flanco positivo. Observe que se Q
diferencia del flip-flop S-R disparado por flanco en que la salida Q se realimenta a la entrada de la puerta G2 , y la
salida se realimenta a la entrada de la puerta G1 . Las dos entradas de control se denominan J y K, en honor a
Jack Kilby, quien inventó el circuito integrado. Un flip-flop J-K puede ser también del tipo dispara do por flanco
negativo, en cuyo caso, la entrada de reloj se invierte. Supongamos que el flip-flop de la imagen 5 se encuentra
en estado RESET y que la entrada J está a nivel ALTO y la entrada K está a nivel BAJO. Cuando se produce un
impulso de reloj, pasa un pico corres pondiente al flanco anterior, indicado por ①, a través de la puerta G1 , ya
que Q está a nivel ALTO y J tam bién está a nivel ALTO. Esto origina que la parte latch del flip-flop cambie al
estado SET. El flip-flop ahora está en estado SET.
Si ponemos la entrada J a nivel BAJO y la entrada K a nivel ALTO, el siguiente pico del reloj, indicado por ②,
pasará a través de la puerta G2 , ya que Q está a nivel ALTO y K también. Esto origina que la parte latch del flip-
flop cambie al estado RESET. Si ahora se aplica un nivel BAJO a las dos entradas J y K, el flip-flop permane cerá
en su estado actual cuando se produzca un impulso del reloj. De esta manera, un nivel BAJO en J y K origina una
condición de no cambio. Hasta ahora, el funcionamiento lógico del flip-flop J-K es idéntico al del S-R en sus
modos SET, RESET y de no cambio. La diferencia tiene lugar cuando las dos entradas, J y K, están a nivel ALTO.
Para ver esto, supongamos que el flip-flop se encuentra en estado RESET. El nivel ALTO de la salida activa la
puerta G1 de forma que el pico del reloj, indicado por ③, pasa y activa (SET) el flip-flop. Ahora hay un nivel
ALTO en Q Q, el cual permite que el siguiente pico del reloj pase a través de la puerta G2 y ponga el flip-flop en
estado RESET.
En la Tabla 3 se muestra la tabla de verdad del flip-flop J-K disparado por flanco, la cual resume su
funcionamiento. Observe que no hay ningún estado no válido, como ocurría con el flip-flop S-R. La tabla de ver
dad de un dispositivo disparado por flanco negativo es idéntica, excepto en que se dispara durante el flanco de
bajada del impulso de reloj.
 Entradas asíncronas de inicialización y borrado

En los flip-flops que acabamos de estudiar, el S-R, el Dy el J-K, se dice que sus entradas son entradas
síncronas,ya que los datos de estas entradas condicionan la salida de los flip-flops sólo durante el flanco de
disparo del impulso de reloj; esto significa que los datos se transfieren sincronizados con la señal de reloj. La
mayoría de los circuitos integrados flip-flops tienen también entradas asín cronas. Estas son entradas que pueden
variar el estado del flip-flop independiente mente del reloj. Generalmente, los fabricantes las denominan de
inicialización, preset,(PRE)y borrado,clear,(CLR), o de activación directa (SD, direct SET) y des activación directa
(RD ,direct RESET). Un nivel activo en la entrada de inicializa ción del flip-flop (preset) pone a SETel dispositivo, y
un nivel activo en la entrada de borrado (clear) lo pone en estado RESET. En la imagen 6 se muestra el símbolo
lógico de un flip-flop J-K con entradas presety clear. Estas entradas son activas a nivel BAJO, como indican los
círculos. Estas entradas de inicialización y borrado deben mantenerse a nivel ALTO para el funcionamiento
síncrono
La imagen 7 muestra el diagrama lógico de un flip-flop J-K disparado por flanco con entradas de ini cialización y
borrado activas a nivel BAJO PRE CLR y ( ) ( ). Esta figura ilustra, básicamente, cómo funcionan estas entradas.
Como puede ver, están conectadas de forma que anulan el efecto de las entradas síncronas J, K y el reloj.
 DOBLE FLIP-FLOP D 74AHC74

Este dispositivo CMOS contiene dos flip-flops D idénticos que son independientes entre sí, excepto en que
comparten VCC y tierra. Son flip-flops disparados por flanco positivo y disponen de las entradas asíncronas de
inicialización y borrado activas a nivel BAJO. En la imagen 8 (a) se muestran los símbolos lógicos de cada flip-flop
individual den tro del encapsulado, mientras que en la parte (b) de la figura podemos ver el símbolo estándar
ANSI/IEEE, que representa el dispositivo completo. La numeración de los pines se indica entre paréntesis.

DOBLE FLIP FLOP J-K 74HC112
Este dispositivo CMOS contiene también dos flip-flops idénticos que son disparados por flanco negativo, y tienen
entradas asíncronas de inicialización y de borrado activas a nivel BAJO. Los símbolos lógicos correspondientes se
muestran en la imagen 9.
 CARACTERÍSTICAS DE OPERACIÓN DE LOS FLIP-FLOPS

El funcionamiento, requisitos de operación y limitaciones de los flip-flops se especifican mediante varias
características de funcionamiento o parámetros que se encuentran en las hojas de características del dispositivo.
Generalmente, las especificaciones son aplicables a todos los flip-flops CMOS y TTL.
Retardos de propagación Se define retardo de propagación como el intervalo de tiempo requerido para que se
produzca un cambio en la salida una vez que se ha aplicado una señal en la entrada. Existen distintas categorías
de retardos de propagación que son importantes en el funcionamiento de los flip-flops: 1. El retardo de
propagación tPLH se mide desde el flanco de disparo del impulso de reloj hasta la transi ción de nivel BAJO a nivel
ALTO de la salida. Este retardo se ilustra en la imagen 10(a). 2. El retardo de propagación tPHL se mide desde el
flanco de disparo de impulso del reloj hasta la transición de nivel ALTO a nivel BAJO de la salida. Este retardo se
ilustra en la imagen 10 (b). 3. El retardo de propagación tPLH medido desde la entrada de inicialización (preset)
hasta la transición de nivel BAJO a nivel ALTO de la salida. Este retardo se ilustra en la imagen 11(a), para una
entrada de inicialización activa a nivel BAJO. 4. El retardo de propagación tPHL medido desde la entrada de
borrado (clear) hasta la transición de nivel ALTO a nivel BAJO de la salida. Este retardo se ilustra en la imagen
11(b), para una entrada de borra do activa a nivel BAJO.
 Tiempo de establecimiento
El tiempo de establecimiento, setup time (tS ) es el intervalo mínimo que los niveles lógicos deben mantener
constantes en las entradas (J y K, S y R o D) antes de que llegue el flanco de disparo del impulso de reloj, de
modo que dichos niveles sincronicen correctamente en el flip-flop. Este intervalo, para el caso de un flip-flop D, se
muestra en la imagen 12.
 Tiempo de mantenimiento
El tiempo de mantenimiento, hold time (th ) es el intervalo mínimo que los niveles lógicos deben mantenerse
constantes en las entradas después de que haya pasado el flanco de disparo del impulso de reloj, de modo que
dichos niveles se sincronicen correctamente en el flip-flop. Esto se ilustra, para el caso de un flip-flop D, en la
imagen 13.
 Frecuencia máxima de reloj

La frecuencia máxima de reloj (fmáx ) es la mayor velocidad a la que se puede disparar el flip-flop de manera
fiable. Para frecuencias del reloj por encima de la máxima, el flip-flop puede ser incapaz de responder lo
suficientemente rápido y su funcionamiento se vería deteriorado.
 Anchura de los impulsos
Usualmente, los fabricantes especifican la anchura mínima de los impulsos (tW ) para un funcionamiento de
acuerdo de las entradas de reloj, inicialización y borrado. Típicamente, el reloj se especifica mediante sus
intervalos de tiempo mínimo para los niveles ALTO y BAJO.
 Disipación de potencia
La disipación de potencia de cualquier circuito digital se define como la potencia total consumida por el
dispositivo. Por ejemplo, si el flip-flop funciona con una fuente de continua de +5 V y circula por él una corriente
de 5 mA, la disipación de potencia es: P =VCC × ICC = 5 V × 5 mA= 25 mW Esta disipación de potencia es muy
importante en la mayoría de las aplicaciones en las que la capacidad de la fuente de continua (dc) juegue un
papel importante. Como ejemplo, vamos a suponer que tenemos un sistema digital que requiere un total de diez
flip-flops, y que cada uno de ellos disipa una potencia de 25 mW. El requisito de disipación de potencia total es:
PT = 10 × 25 mW = 250 mW = 0,25 W Esto nos dice cuál es la potencia de salida necesaria de nuestra fuente de
alimentación. Si los flip-flops funcionan con +5 V de continua, entonces la corriente total que tiene que
suministrar la fuente es la siguiente: 250 mW 5V I = = 50 mA Tenemos que utilizar una fuente de +5 V que sea
capaz de proporcionar al menos 50 mA de corriente.
 Contadores
Un contador es un circuito secuencial construido a partir de biestables y puertas lógicas capaz de almacenar y
contar los pulsos (a menudo relacionados con una señal de reloj) que recibe en la entrada destinada a tal efecto,
asimismo también actúa como divisor de frecuencia. Normalmente, el computo se realiza en código binario.
Los contadores son circuitos secuenciales sincrónicos especialmente diseñados, en los cuales, el estado del
contador es igual al conteo retenido en el circuito por los flip flops. Los contadores calculan o anotan el número de
veces que ocurrió un evento.
Los contadores son los componentes fundamentales del hardware y se definen como «El circuito digital que se usa
para contar el número de pulsos». Los contadores son bien conocidos por nosotros como «temporizadores». Los
circuitos de contador son el mejor ejemplo para las aplicaciones de flip-flop. Los contadores se diseñan agrupando
flip flops y aplicando una sola señal de reloj a ellos. En palabras simples, los contadores son aquellos, que tienen el
grupo de elementos de almacenamiento como flip flops para contener el conteo.
Los contadores tienen modos. El ‘mod’ del contador representa el número de estados de los ciclos a través de él,
antes de establecer el contador a su estado inicial. Por ejemplo, un contador binario mod 8 tiene 8 estados
contables. Son de 000 a 111. Entonces el contador de mod 8 cuenta de 0 a 7.
Un contador de mod 4 binario tiene 4 estados de conteo, de 000 a 011. Entonces el contador de mod 4 cuenta de
0 a 4 Esto significa que, en general, un contador mod N puede contener n número de flip flops, donde 2n = N.
 FUNCIONAMIENTO DEL CONTADOR ASÍNCRONO
El término asíncrono se refiere a los sucesos que no poseen una relación temporal fija entre ellos y que,
generalmente, no ocurren al mismo tiempo. Un contador asíncrono es aquél en el que los flip flops (FF) del
contador no cambian de estado exactamente al mismo tiempo, dado que no comparten el mismo impulso de reloj.
 Contador asíncrono binario de 2 bits
La imagen 14 presenta un contador de 2 bits conectado para que funcione en modo asíncrono. Observe que el
reloj (CLK) está conectado únicamente a la entrada de reloj (C) del primer flip-flop, FF0. El segundo flip-flop, FF1,
se dispara mediante la salida Q0 Q0 de FF0. FF0 cambia de estado durante el flanco positivo de cada impulso de
reloj, pero FF1 sólo cambia cuando es disparado por una transición positiva de la salida de FF0. Debido al retardo
de propagación inherente al paso de las señales por un flip-flop, las transiciones de los impulsos de entrada del
reloj y de la salida Q0 de FF0 no pueden ocu rrir nunca al mismo tiempo. Por tanto, los dos flip-flops nunca se
disparan de forma simultánea, por lo que el modo de funcionamiento de este contador es asíncrono
 Contador asíncrono binario de 3 bits

La secuencia de estados de un contador binario de 3 bits se presenta en la Tabla 4 y en la imagen 15(a) se
muestra un contador asíncrono binario de 3 bits. Su funcionamiento básico es el mismo que el del contador de 2
bits, excepto en que el contador de 3 bits tiene ocho estados, ya que está formado por tres flip-flops. En la
imagen 15(b) se presenta un diagrama de tiempos para ocho impulsos de reloj. Observe que el contador de la
imagen 15 avanza a través de una secuencia binaria desde cero hasta siete, iniciando después un nuevo ciclo
desde su estado cero. Este contador puede ampliarse fácilmente a un contador mayor, conectando flip-flops
adicionales.
 Retardo de propagación
A los contadores asíncronos también se les denomina contadores con propagación por la siguiente razón: el
efecto de un impulso en la entrada de reloj lo “siente” primero FF0. Este efecto no llega inmediatamente a FF1,
debido al retardo de propagación a través de FF0. Del mismo modo, se produce un retardo de propagación a
través de FF1, antes de que FF2 pueda ser disparado. Por tanto, el efecto de un impulso en la entrada de reloj se
“propaga” a través del contador, tardando un cierto tiempo en alcanzar el último de los flip-flops, debido a los
retardos de propagación. Como ilustración, observe que todos los flip-flops del contador de la imagen 16 cambian
de estado a en el flanco anterior de CLK4. Este efecto de propagación de la señal de reloj se muestra en la Figura
17 para los cuatro primeros impulsos de reloj, indicando los retardos de propagación. La transición de nivel ALTO
a nivel BAJO de Q0 se produce después de un determinado retardo (tPHL ) después de la transición positiva del
impulso de reloj. La transición de nivel ALTO a nivel BAJO de Q1 ocurre un tiempo (tPLH ) después de la
transición positiva de . La transición de nivel BAJO a nivel ALTO de Q2 se produce después de otra unidad de
retar do (tPLH) después de la transición positiva de como puede ver, FF2 no se dispara hasta que han
transcurrido dos unidades de retardo después del flanco positivo del impulso de reloj, CLK4. Por tanto, se
necesitan tres unidades de retardo para que el efecto del impulso de reloj CLK4 se propague a través del contador
y Q2 pase de nivel BAJO a nivel ALTO.
CONTADOR BINARIO ASÍNCRONO DE 4

BITS 74LS93.
El 74LS93 es un ejemplo de circuito integrado contador asíncrono. Como muestra el dia grama lógico de la
imagen 18, este dispositivo está formado por un flip-flop y un contador asíncrono de 3 bits. Esta disposición le
proporciona una gran flexibilidad. Si se utiliza únicamente el flip-flop, se puede utilizar como dispositivo divisor por
2; y si se utiliza únicamente el contador de 3 bits, se puede emplear como contador de módulo 8. Este dispositivo
proporciona además entradas de puesta a cero (RESET) RO(1)yRO(2). Cuando estas dos entradas están a nivel
ALTO, el contador se resetea al estado 0000 mediante. Adicionalmente, el 74LS93Ase puede utilizar como
contador de 4 bits de módulo 16 (cuenta de cero a 15), conectando la salida Q0 a la entrada CLK B, como
muestra la Figura 18 (a). También se puede configurar como contador de décadas (cuenta de 0 a 9) con
reinicialización asíncrona, utilizando las entradas de puesta a cero para decodificar parcialmente el número diez,
como muestra la Figura 8.9(b).
 FUNCIONAMIENTO DEL CONTADOR SÍNCRONO
El término síncrono se refiere a los eventos que tienen una relación temporal fija entre sí. Un contador síncrono es
aquel en el que todos los flip-flops del contador reciben en el mismo instante la señal de reloj.
 Contador binario síncrono de 2 bits
La imagen 19 muestra un contador binario síncrono de 2 bits. Observe que debe utilizarse una disposición distinta
a la del contador asíncrono para las entradas J1 y K1 de FF1, con el fin de poder conseguir una secuencia binaria.
El funcionamiento de este contador síncrono es el siguiente: en primer lugar, se supone que el contador se
encuentra inicialmente en el estado binario 0; es decir, los dos flip-flops se encuentran en estado RESET. Cuando
se aplica el flanco positivo del primer impulso de reloj, FF0 bascula, por lo que Q0 se pone a nivel ALTO. ¿Qué le
ocurre a FF1 en el flanco positivo de CLK1? Para averiguarlo, vamos a fijarnos en las condiciones de entrada de
FF1. Las entradas J1 y K1 están ambas a nivel BAJO, ya que están conecta das a Q0, y ésta todavía no se ha
puesto a nivel ALTO. Recuerde que existe un retardo de propagación desde el flanco de disparo del impulso de
reloj hasta que, realmente, se realiza la transición en la salida Q. Por tanto, J = 0 y K = 0 cuando se aplica el
flanco anterior del primer impulso de reloj. Ésta es una condición de no cam bio y, por tanto, FF1 no cambia de
estado. En la Figura 20(a) se muestra una parte del diagrama de tiempos de esta fase del funcionamiento del
contador.
 Contador síncrono binario de 3 bits

En la imagen 21 se muestra un contador síncrono binario de 3 bits y en la imagen 22 su diagrama de tiempos.
Para entender el funcionamiento de este tipo de contador debe examinarse detenidamente su secuencia de
estados, la cual se muestra en la Tabla 5.
En primer lugar, vamos a fijarnos en Q0 . Observe que, Q0 cambia en cada impulso de reloj a medida que el
contador avanza desde su estado original hasta su estado final, para luego iniciar un nuevo ciclo a partir del
estado original. Para conseguir este funcionamiento, FF0 tiene que mantenerse en modo de basculación, apli
cando constantemente niveles altos en sus entradas J0 y K0 . Téngase en cuenta que Q1 pasa al estado contra
rio cada vez que Q0 está a 1. Este cambio se produce en CLK2, CLK4, CLK6 y CLK8. El impulso CLK8 hace que el
contador inicie un nuevo ciclo. Para conseguir este modo de operación, se conecta Q0 a las entradas J1 y K1 de
FF1. Cuando Q0 está a 1 y se produce un impulso de reloj, FF1 se encuentra en modo de basculación y, por
tanto, cambia de estado. El resto de las veces, cuando Q0 es 0, FF1 está en modo no cambio, quedando en su
estado actual.
 Contador síncrono binario de 4 bits
La imagen 23(a) presenta un contador binario síncrono de 4 bits y la imagen 23(b) muestra su diagrama de
tiempos. Este contador particular se implementa con flip-flops disparados por flanco negativo. El razonamiento
para controlar las entradas J y K de los tres primeros flip-flops es el mismo que el del contador de 3 bits,
previamente estudiado. La cuarta etapa, FF3, varía sólo dos veces en la secuencia. Observe que estas dos
transiciones ocurren justo cuando Q0 , Q1 y Q2 están a nivel ALTO. Esta condición se decodifica mediante la
puerta AND G2 de forma que, cuando se produce un impulso de reloj, FF3 cambia de estado. En los demás casos,
las entradas J3 y K3 de FF3 están a nivel BAJO y se produce la condición de no cambio.
  Proteus
Proteus VSM es un sistema de diseño electrónico basado en la simulación analógica, digital o mixta de circuitos,
que brinda la posibilidad de interacción con muchos de los elementos que integran el circuito. Incluye
componentes animados para la visualización de su comportamiento en tiempo real, además de un completo
sistema de generación y análisis de señales. También cuenta con un módulo para el diseño de circuitos impresos.
En el mundo de la formación, Proteus se muestra como una herramienta magnífica porque permite al alumno
realizar modificaciones tanto en el circuito como en el programa, experimentando y comprobando de forma
inmediata los resultados y permitiéndole de esta forma aprender de forma práctica y sin riesgos de estropear
materiales de elevado coste.
Si se desea simular el funcionamiento electrónico del circuito, el funcionamiento lógico del programa cargado en
el microprocesador, construir la placa de circuito impreso, documentar todo el proceso y obtener vistas en tres
dimensiones, Proteus le ofrece una herramienta completa a un precio competitivo.
Por último, se anexa el esquema de conexión para el contador BCD que se utilizó en la práctica:
Definición de los pines:
 Entrada de datos A, B, C, D (PIN 15, 1, 10, 9): Se puede pre cargar el valor inicial del conteo.
 Conteo descendente (PIN 4): Para hacer conteos descendentes se debe mandar una señal de excitación
correspondiente (pin 4), cada que reciba un pulso alto, este hará el cambio.
 Conteo ascendente (PIN 5 ): Para hacer conteos ascendentes se debe mandar una señal excitación
correspondiente (pin 5), cada que reciba un pulso alto, este hará el cambio.
 Salida de datos QA, QB, QC, QD (PIN 3, 2, 6, 7): Salida de datos. (Para poder visualizar el conteo
conectar diodos led con su respectiva resistencia).
 GND (PIN 8): Tierra.
 Load (PIN 11): Pulso de reloj,
 Carry (PIN 12): Sirve para conectar otro 74LS192, y seguir el conteo ascendente.
 Borrow (PIN 13): Sirve para conectar otro 74LS192, y seguir el conteo descendente.
 Clear (PIN 14): Reiniciar la cuenta desde el valor que se estableció. (Se recomienda mandar a 0).
 VCC (PIN 16): Alimentación 5Vcc.
OBJETIVO DE LA PRÁCTICA
La presente practica tiene como objetivo, obtener la simulación del circuito, de un contador ascendente y
descendente construidos con flip-flops, y representarlo físicamente.
MATERIAL: REACTIVOS: EQUIPO:
 Protoboard  Pc o laptop
 Cable
PROCEDIMIENTO.
1. Realizar un contador binario BCD ascendente y descendente (ocupando leds). Que contenga:
a) Circuito a mano.
b) Circuito en proteus (simulado).

a) Circuito en físico.
RESULTADOS
En esta práctica pudimos observar el funcionamiento de un contador binario BCD.
Según los pulsos de los botones se podían observar las distintas combinaciones que se tuvieron al encenderse los 4
LED´S.
Por lo tanto, se pudo observar cómo es el funcionamiento y el comportamiento de este tipo de contadores,
además del análisis que realizamos para poder construir el circuito y la aplicación en la industria que se le puede dar a
este tipo de circuitos digitales.
ANALISIS DE RESULTADOS
El uso de un contador BCD ascendente en un circuito digital permite contar de 0 a 9 en formato decimal, generando
una secuencia ascendente. Esto es útil en aplicaciones como cronometraje, control de acceso y secuenciación.
Por otro lado, un contador BCD descendente en un circuito digital de cuenta en orden inverso, de 9 a 0 en formato
decimal. Esto se utiliza en aplicaciones donde se requiere una cuenta regresiva, como temporizadores, alarmas y
sistemas de control inverso.
CONCLUSIONES
CONCLUSIÓN DE EQUIPO: El aprendizaje adquirido al utilizar un contador BCD ascendente y descendente en circuitos
digitales es valioso y versátil. Al trabajar con estos dispositivos, se comprenden los fundamentos de la representación
decimal en binario, así como la capacidad de contar en ambas direcciones. Esta comprensión es esencial en
aplicaciones de control, visualización y secuenciación en electrónica digital.
El uso de un contador BCD ascendente brinda la capacidad de contar en orden ascendente, lo que es esencial en
situaciones donde se requiere un seguimiento progresivo o un conteo hacia arriba, como en relojes, cronómetros y
sistemas de acceso.
Por otro lado, un contador BCD ofrece ascendente la capacidad de contar en orden inverso, lo que es fundamental en
aplicaciones que requieren una cuenta regresiva, como temporizadores, alarmas y sistemas de control inverso.
En conclusión, el aprendizaje al utilizar contadores BCD ascendentes y descendentes permite a los diseñadores de
sistemas digitales adquirir habilidades esenciales para manipular datos numéricos, controlar secuencias y
temporizaciones, y crear soluciones efectivas en una variedad de aplicaciones electrónicas. Estos conocimientos son
valiosos en el campo de la electrónica digital y la automatización, donde la capacidad de contar y secuenciar es
fundamental.
CONCLUSIÓN DE ALDO PINEDA GARCIA:
Los contadores BCD ascendentes y descendentes son herramientas versátiles que se

utilizan para contar y secuenciar números en sistemas digitales. Su aplicación es
fundamental en la electrónica y la automatización, y proporciona las bases para el diseño
de sistemas de control, visualización y temporización de efectivos. Estos dispositivos son
una parte esencial de sistemas automatizados y son un ejemplo claro de cómo la
electrónica digital facilita la manipulación y control. Esto es útil en aplicaciones donde se
requiere un seguimiento progresivo, como relojes digitales, cronómetros, contadores de
eventos y sistemas de acceso. En estos contextos, el contador BCD ascendente
proporciona una secuencia ascendente precisa.
CONCLUSIÓN DE ANA GABRIELA DOMINGUEZ CASTAÑEDA:
El contador BCD descendente cuenta en orden inverso, de 9 a 0, lo que es

esencial en situaciones que requieren una cuenta regresiva, como
temporizadores, alarmas y sistemas de control inverso. Esto permite la
creación de sistemas de temporización precisos y la activación de eventos en
el orden inverso.
CONCLUSIÓN DE JUAN CARLOS RAYO DONACIANO:
Los contadores BCD ascendentes son útiles para contar en orden ascendente,
y se aplican en relojes, contadores de eventos y sistemas de acceso. Los
contadores descendentes BCD, en cambio, cuentan en orden inverso y son
esenciales en temporizadores, alarmas y sistemas de control de secuencias
regresivas. Ambos tipos de contadores son esenciales en la electrónica digital
para realizar un seguimiento preciso de eventos y secuenciación numérica.
CUESTIONARIO.
1. ¿Cómo contribuye esta práctica al objetivo de la asignatura? Un contador BCD es un dispositivo importante
en la electrónica digital que se utiliza para contar y representar números en el sistema decimal utilizando
números binarios. Los contadores BCD se utilizan en aplicaciones de control de procesos donde es
necesario contar eventos, como el número de productos fabricados en una línea de producción o el tiempo
transcurrido en una operación.
2. Menciona ¿Qué parte del procedimiento es fundamental para obtener los resultados esperados?
Realizar un análisis en la conexión de los contadores, tomar en cuenta las resistencias por cada LED, y lo más
importante es analizar la lógica del circuito que se va a armar pues se puede llegar a prestar una confusión en la
conexión del contador
3. ¿Se puede obtener un diagrama digital alterno con el cual puedes obtener las mismas respuestas?
No, puesto que se realizó un análisis de distintas alternativas de solución para la práctica y se llevó a cabo la
conclusión de que, dado que los contadores contaron los pulsos de los botones, ya sean ascendentes y descendentes.
BIBLIOGRAFÍA
1. Floyd, T. (2016) Fundamentos de Sistemas Digitales, 11º Edición, Madrid España Pearson, ISBN:
9788490353004
2. 74LS192 TTL Contador BCD Ascendente Descendente. (s/f). UNIT Electronics. Recuperado el 20 de
octubre de 2023, de https://uelectronics.com/producto/74ls192-ttl-contadores-bcd-ascendente-
descendiente-por-dcada-reloj-dual/
3. Contadores Contadores. (s/f). Edu.ar. Recuperado el 20 de octubre de 2023, de
https://catedra.ing.unlp.edu.ar/electrotecnia/islyd/apuntes/Tema%205%20Contadores
%202010.pdf
4. Introducción a los contadores. (2018, junio 2). Electronica Lugo.
https://electronicalugo.com/introduccion-a-los-contadores/
5. (S/f-a). Com.ar. Recuperado el 20 de octubre de 2023, de
https://www.latecnicalf.com.ar/descargas/material/informaticaelectronica/Proteus
%20Introduccion.pdf
6. (S/f-b). Unican.es. Recuperado el 20 de octubre de 2023, de
https://personales.unican.es/manzanom/planantiguo/edigitali/CONTG5.pdf

B4DEDAJAR4

Cargado por

Copyright:

Formatos disponibles

B4DEDAJAR4

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

B4DEDAJAR4

Cargado por

Copyright:

Formatos disponibles

PLAN DE PRÁCTICA NO.

FECHA DE EMISIÓN: Mayo 2023 ELABORÓ: Comisión de Electrónica Digital

REQUISITOS TEÓRICOS DE LA PRÁCTICA:

IMAGEN 1. SIMBOLOS LÓGICOS

 Flip-flop S-R disparado por flanco

 El flip-flop J-K disparado por flanco

 Entradas asíncronas de inicialización y borrado

 DOBLE FLIP-FLOP D 74AHC74

 CARACTERÍSTICAS DE OPERACIÓN DE LOS FLIP-FLOPS

 Frecuencia máxima de reloj

 Contador asíncrono binario de 3 bits

CONTADOR BINARIO ASÍNCRONO DE 4

 FUNCIONAMIENTO DEL CONTADOR SÍNCRONO

 Contador síncrono binario de 3 bits

 Contador síncrono binario de 4 bits

Definición de los pines:

MATERIAL: REACTIVOS: EQUIPO:

b) Circuito en proteus (simulado).

CONCLUSIÓN DE ALDO PINEDA GARCIA:

Los contadores BCD ascendentes y descendentes son herramientas versátiles que se

CONCLUSIÓN DE ANA GABRIELA DOMINGUEZ CASTAÑEDA:

El contador BCD descendente cuenta en orden inverso, de 9 a 0, lo que es

CONCLUSIÓN DE JUAN CARLOS RAYO DONACIANO:

octubre de 2023, de https://uelectronics.com/producto/74ls192-ttl-contadores-bcd-ascendente-

3. Contadores Contadores. (s/f). Edu.ar. Recuperado el 20 de octubre de 2023, de

4. Introducción a los contadores. (2018, junio 2). Electronica Lugo.

5. (S/f-a). Com.ar. Recuperado el 20 de octubre de 2023, de

6. (S/f-b). Unican.es. Recuperado el 20 de octubre de 2023, de

También podría gustarte