UNIVERSIDAD NACIONAL MAYOR DE

SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA Y

ELÉCTRICA

INFORME FINAL

FLIP FLOP - ANTIRREBOTE - DRIVER

LABORATORIO DE SISTEMAS DIGITALES

PROFESOR: Tejada Muñoz, Guillermo

ÍNDICE

1
 I. OBJETIVOS DEL EXPERIMENTO…………………………………..3

II. MÉTODOS Y DATOS………………………………………………….3

1) Simulación del circuito 1 (circuito antirrebote)...........................................................3
2) Simulación del circuito 2 (Flip Flop tipo D)...............................................................4
3) Simulación del circuito 3 (Flip Flop tipo JK)............................................................5
4) Diseño y simulación de un circuito combinacional que convierte un FF tipo D a uno
tipo JK…………………………………………………………………………….....6
5) En el circuito anterior agregar un generador de pulsos(10KHz) al clock y analizar
mediante un osciloscopio para J=K=1…………………………………………...….9

III. ANÁLISIS DE DATOS………………………………………………..10

IV. CONCLUSIONES……………………………………………………..11

V. REFERENCIAS……………………………………………………….12

I. OBJETIVOS DEL EXPERIMENTO

● Construir diferentes circuitos con los FFs tipo D y JK; comprobar su funcionamiento
con la teoría estudiada en clase.
● Implementar el circuito antirrebote y verificar su funcionamiento.
● Obtener el resultado de un flip flop diferente usando otro flip flop alternativo.

2
 II. MÉTODOS Y DATOS
Para la implementación de los circuitos solicitados se usará el software ‘Proteus 8’ donde se
simulará cada circuito y se llenaran las tablas correspondientes.

1. Simulación del circuito 1 (circuito antirrebote)

Fig 1. Circuito 1(circuito antirrebote)

Una vez implementado el circuito antirrebote se pone en funcionamiento de manera que

ingresen pulsos por el switch(SW2).
Los resultados obtenidos por el osciloscopio son:

Fig 2. Gráfica de la entrada de pulsos (línea amarilla) y la salida (línea azul) mostrado por el
osciloscopio cuando SW2 está conectado hacia 1.

3
 Fig 3. Gráfica de la entrada de pulsos (línea amarilla) y la salida (línea azul) mostrado por el
osciloscopio cuando SW2 está conectado hacia 5.

Cuando los pulsos ingresan por la entrada (1) entonces la salida del circuito ,que entra hacia
la entrada B del osciloscopio, marca 1 lógico.
En caso contrario, cuando los pulsos ingresan por la entrada (5) entonces se obtiene un 0
lógico en la salida. como se muestra en las gráficas del osciloscopio

2. Simulación del circuito 2 (Flip Flop tipo D)

Fig 4. Circuito 2 (Flip Flop tipo D)

El circuito está conformado por un circuito antirrebote y 3 drives que encienden su respectivo
LED. D3 indica si está llegando un 1 o 0 lógico al clock; D2 indica el estado de la salida Q y
D1 indica el estado de la salida Q .
Para completar la tabla primero se establece un estado inicial para Q mediante la activación
del Pr.

4
En el circuito implementado el Pr y Cl no se encuentran invertidos por lo que cuando el
Pr=Cl=0 quiere decir que se encuentran desactivados.
Una vez obtenido el estado inicial de Q se procede a variar el valor de D y también el clock
mediante el circuito antirrebote para simular los flancos de subida y bajada.

TABLA 1
Resultados de la simulación con el flip flop tipo D
Pr Cl D(t) Ck Q(t) Q(t ) Q(t+1) Q(t +1)

1 0 x x x x 1 0

0 0 0 0-1 1 0 0 1

0 0 0 1-0 0 1 0 1

0 0 1 0-1 0 1 1 0

0 0 1 1-0 1 0 1 0

3. Simulación del circuito 3 (Flip Flop tipo JK)

Fig 5. Circuito 3 (Flip Flop tipo JK)

Al igual que el circuito anterior este está conformado por un circuito antirrebote y 3 drives
que encienden su respectivo LED. D3 indica el estado del clock, D2 indica el estado de la
salida Q y D1 indica el estado de la salida Q .

5
En este circuito el Pr y Cl actúan de igual manera que en el circuito anterior por lo que para
establecer el estado inicial se debe colocar el Pr en 1. Obtenido el estado inicial de Q ya se
puede empezar a variar el clock tanto en subida y bajada para las diferentes combinaciones de
valores de J y K.

TABLA 2
Resultados de la simulación con el flip flop tipo JK
Pr Cl J(t) K(t) Ck Q(t) Q(t ) Q(t+1) Q(t +1)

1 0 x x x x x 1 0

0 0 0 0 0-1 1 0 1 0

0 0 0 0 1-0 1 0 1 0

0 0 0 1 0-1 1 0 0 1

0 0 0 1 1-0 0 1 0 1

0 0 1 0 0-1 0 1 0 1

0 0 1 0 1-0 0 1 0 1

0 0 1 1 0-1 0 1 1 0

0 0 1 1 1-0 1 0 1 0

0 0 1 1 0-1 1 0 0 1

4. Diseño y simulación de un circuito combinacional que convierte un FF tipo D a

uno tipo JK.

Fig 6. Circuito combinacional a diseñar

Para diseñar este circuito se debe construir la tabla equivalente y luego realizar la tabla de
Karnaugh.

TABLA 3
Diseñando el circuito combinacional

6
 J K Q(t) D Q(t+1)

0 0 0 0 0

0 0 1 1 1

0 1 0 0 0

0 1 1 0 0

1 0 0 1 1

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

Se realiza la tabla de Karnaugh respectiva:

00 01 11 10
Q(t )K / J

0 1

1 1 1 1

D= J Q(t)+Q(t )K

Implementando el resultado en Proteus y añadiendo el circuito antirrebote y los drivers con

sus respectivos LEDs para su comprobación:

7
 Fig 7. Circuito combinacional usando un FF tipo D para obtener un FF tipo JK

Se analiza de la misma manera que se analizó el resto de circuitos:

TABLA 4
Resultados de la simulación con el circuito combinacional
Pr Cl J(t) K(t) Ck Q(t) Q(t ) Q(t+1) Q(t +1)

1 0 x x x x x 1 0

0 0 0 0 0-1 1 0 1 0

0 1 0 0 1-0 1 0 1 0

0 1 0 1 0-1 1 0 0 1

0 1 0 1 1-0 0 1 0 1

0 1 1 0 0-1 0 1 0 1

0 1 1 0 1-0 0 1 0 1

0 1 1 1 0-1 0 1 1 0

8
 0 1 1 1 1-0 1 0 1 0

0 1 1 1 0-1 1 0 0 1

5. En el circuito anterior agregar un generador de pulsos(10KHz) al clock y analizar

mediante un osciloscopio para J=K=1.

Fig 8. Circuito combinacional con clock conectado a un generador de pulsos

Al simular el circuito se obtiene la siguiente gráfica:

9
Fig 9. Gráfico obtenido por el osciloscopio muestra la entrada de pulsos(color amarillo) y la señal de
salida del circuito (color azul)

III. ANÁLISIS DE DATOS

1) Circuito Antirrebote

El circuito antirrebote se encarga de evitar los pequeños pulsos de voltaje en el pequeño

tiempo en que un interruptor pasa de estar de encendido a apagado y viceversa su tabla lógica
está dada por:
TABLA 5
Salida de un circuito antirrebote según lo estudiado en clase
nodo (1) nodo (2) B

0 0 1

0 1 1

1 0 0

0 0 Last B

Esta tabla coincide con los resultados obtenidos por la grafica del osciloscopio obtenida en
este experimento.(Fig 2 y Fig 3). pues al ingresar un tren de pulsos por uno de los nodos
quiere decir que en un momento está en un valor de apagado y después de la un momento
mas es como si los dos nodos estuvieran encendidos lo que simula el estado del switch al
momento de presionar un interruptor.

2) Flip Flop tipo D

El flip flop tipo D tiene la siguiente tabla:

TABLA 6
Tabla de verdad de un FF Tipo D

De la cual obtenemos la siguiente ecuación: Q(t+1)=D ;(siempre y cuando el clock esté

activado)
Esta tabla coincide con la tabla hallada experimentalmente

3) Flip Flop tipo JK

El flip flop tipo JK tiene la siguiente tabla:

10
 TABLA 7
Tabla de verdad de un FF Tipo JK

De la cual se obtiene la ecuación: Q(t+1)= J Q(t)+Q(t )K

La tabla coincide con la tala hallada experimentalmente

4) Circuito Combinacional para convertir un FF tipo D a un tipo JK

Mediante la tabla de Conversión se establecieron los espacios en los que se completa un 1

lógico y luego mediante Karnaugh se estableció la siguiente ecuación: D= J Q(t)+Q(t )K
con la cual se consiguió construir el circuito combinacional respectivo(Fig 8). Al añadir un
circuito antirrebote y Drivers con LEDs en cada salida se encontró que la tabla
obtenida(TABLA 4) era la misma que la TABLA 2 que es la tabla correspondiente para el
Flip Flop JK con lo que se comprueba que el resultado es correcto

5) Análisis del circuito Combinacional con un generador de pulsos conectado al clock

Al conectar un generador de pulsos al clock y el que J=K=1 entonces el resultado será que el
valor de salida Q ira cambiando periódicamente por cada ciclo de clock como se observa en
la Fig 9.

IV. CONCLUSIONES

● Se logró implementar los circuitos básicos con los diferentes tipos de Flip Flop con lo
cual se construyeron sus respectivas tablas de verdad. Las tablas obtenidas
coincidieron con las tablas estudiadas en teoría.
● Se implementó el circuito antirrebote y se logró imitar el comportamiento de un
switch al cambiar de estado con lo cual se pudo lograr una salida estable en el
circuito.
● Se implementó un circuito combinacional en la entrada de un Flip Flop tipo D con el
objetivo de que se logre la respuesta de un Flip Flop JK. el resultado (TABLA 4)
coincide con la tabla de verdad de un Flip Flop JK
V. REFERENCIAS
[1] Baena O. Carmen, Bellido D. Manuel Jesus, Molina C. Alberto, Parra F. Maria del Pilar,
Valencia B. Manuel, Problemas de Circuitos y Sistemas Digitales, Departamento de
Tecnología Electrónica, Universidad de Sevilla

11
[2] Guillermo Valenzuela. (2015) Conversiones de Flip Flop, Available:
https://medievalstrucos.wordpress.com/2015/11/13/conversiones-de-flip-flop/

[3] Mandado Enrique, Sistemas Electrónicos Digitales Tomo I Circuitos combinacionales y

secuenciales 8°ed, España 1998.

12