ORGANIZACIÓN Y ARQUITECTURA

DEL COMUTADOR I
Ing. Emilio Palomino Olivera
 ORGANIZACIÓN Y ARQUITECTURA
• Arquitectura.- son los atributos de un sistema que son
visibles para un programador, es decir aquellos
atributos que tiene un impacto en la ejecución lógica
de un programa. (conjunto de instrucciones, Nro. de
bits usados para representar varios tipos de datos,
mecanismos de E/S y las técnicas para
direccionamiento de memoria.)
• Organización.- se refiere a las unidades funcionales y
sus interconexiones, que dan lugar a especificaciones
arquitectónicas. (señales de control, interfaces entre el
computador y los periféricos y la tecnología de
memoria usada. )
ESTRUCTURA Y FUNCIONAMIENTO
• Estructura.- Es el modo en que los componentes están
interrelacionados.
• Funcionamiento.- la operación de cada componente
individual como parte de la estructura.
• En términos de descripción tenemos dos opciones:
empezar por lo mas bajo y construir una descripción
completa o comenzar con una visión desde arriba y
descomponer el sistema en subpartes. La experiencia a
partir de muchos campos nos ha enseñado que la
descripción de arriba a abajo (“top-down”) es la más
clara y efectiva.
 FUNCIONAMIENTO
FUNCIONES BÁSICAS VISION FUNCIONAL
• PROCESAMIENTO DE
DATOS.
• ALMACENAMIENTO
DE DATOS.
• TRANSFERENCIA DE
DATOS.
• CONTROL
 CUATRO POSIBLES TIPOS DE
OPERACIONES
• Puede funcionar
como un dispositivo
de transferencia de
datos, simplemente
transfiriendo datos
de un periférico o
línea de
comunicaciones a
otro.
CUATRO POSIBLES TIPOS DE
OPERACIONES
• Funciona como un
dispositivo de
almacenamiento de
datos, con datos
transferidos desde un
entorno externo al
almacén de datos del
computador (leer) y
viceversa (escribir)
 CUATRO POSIBLES
TIPOS DE
OPERACIONES
Los dos diagramas
siguientes muestran
operaciones que
implican
procesamiento de
datos, en datos
almacenados. O
bien en transito
entre el almacén y el
entorno externo.
 ESTRUCTURA
• El computador es una
entidad que interactúa
de alguna manera con
su entorno externo.
Todas sus conexiones
con el entorno externo
pueden ser clasificadas
como dispositivos
periféricos o líneas de
comunicación.
EL COMPUTADOR: ESTRUCTURA DEL
NIVEL SUPERIOR
 LA UNIDAD CENTRAL DE PROCESO
• UC.- controla el
funcionamiento de la CPU.
• ALU.- lleva a cabo las
funciones de procesamiento
de datos del computador.
• REGISTROS.- proporciona
almacenamiento interno a
la CPU.
• INTERCONEXIONES CPU.-
son mecanismos que
proporcionan comunicación
entre la UC, ALU y los
REGISTROS.
UNIDAD DE CONTROL
 ESTRUCTURA LÓGICA DEL
PROCESADOR (Von Neumann)
• La Unidad Central de
Procesamiento (CPU) .-
De los programas
almacenados en la
memoria central toma sus
instrucciones, las examina
y luego las ejecuta una
tras otra. Los
componentes están
conectados por un Bus
por donde transmite
direcciones, datos y
señales de control.
ELEMENTOS FUNCIONALES DE LA CPU
• La unidad de control se • La CPU también contiene una
encarga de traer las pequeña memoria de alta
instrucciones de la velocidad utilizada para almacenar
memoria principal y de resultados intermedios y cierta
determinar su tipo. información de control. Esta
• La unidad aritmética y memoria consta de varios
lógica realiza registros, cada uno de los cuales
operaciones como la tiene cierto tamaño y función.
suma o la función – Contador de Programa (CP), que
booleana AND, indica la próxima instrucción que
debe ejecutarse.
necesarias para llevar a
– Registro de Instrucción (RI), que
cabo las instrucciones. contiene la instrucción que se está
ejecutando.
 Camino de datos (Von Neumann)
• Registros (1-32).
• ALU.
• Buses que conectan los
componentes.

• Categorías:
– M-R
– R-R
• (el proceso de hacer pasar dos
operandos por la ALU y almacenar
el resultado se llama ciclo del
camino de datos y es el corazón de
la CPU. Cuanto mas rápido es el
ciclo mas rápido opera la maquina)
 SEÑALES QUE INTERVIENEN EN LA
UNIDAD DE CONTROL
• Para realizar su tarea la UC
necesita conocer, por un lado,
la instrucción y, por otro, una
serie de informaciones
adicionales que deberá tener
en cuenta para coordinar, de
forma correcta, la ejecución de
la instrucción. El resultado de
la interpretación de dichas
informaciones son una serie de
órdenes a los diferentes
elementos de la computadora.
 SEÑALES QUE INTERVIENEN EN LA
UNIDAD DE CONTROL
• La UC no emite todas las órdenes a la vez, sino siguiendo
una determinada secuencia. Para ello utiliza un elemento
que le va indicando el instante en que debe ejecutar una
determinada fase de la instrucción. A este elemento se le
denomina Reloj, y se dice que sincroniza las acciones de
la UC; cuanto más rápido marque el tiempo, más rápida
será la ejecución de la instrucción. Sin embargo, hay un
limite, ya que, si marca excesivamente rápido, es posible
que no puedan cumplir adecuadamente las órdenes de
los diferentes elementos, por lo que se producirán
errores.
• En la figura se esquematiza el conjunto de señales que
utiliza la UC y las que genera. Como informaciones
adicionales a las instrucciones podemos ver los impulsos
de reloj y los indicadores de estado. Los indicadores de
estado son una serie de bits que se modifican según
resultados de las operaciones anteriores guardando una
memoria histórica de los acontecimientos precedentes
para que, en función de dichos acontecimientos, pueda la
UC tomar decisiones.
 ELEMENTOS BÁSICOS DE LA UNIDAD
DE CONTROL
• La unidad de control esta
formada, básicamente por un
elemento que interpreta las
instrucciones y varios
elementos de memoria
denominados registros. Uno
de estos registros almacena la
instrucción mientras el
intérprete está traduciendo su
significado, por lo que se
denomina Registro de
Instrucción (RI). El resto de las
instrucciones permanecen en
la memoria, esperando que les
toque su turno de ejecución.
 ELEMENTOS BÁSICOS DE LA UNIDAD
DE CONTROL
• La UC por otra parte deberá
conocer cuál es la dirección de
la próxima instrucción, para
poder ir a buscarla una vez
que finaliza la ejecución de la
instrucción en curso; dirección
que guarda el registro llamado
Contador de Programa (CP).
• Los indicadores de estado
están agrupados en un registro
denominado Registro de
Estado (RE).
 UNIDAD ARITMETICO LOGICA
• La unidad Aritmético - Lógica (UAL ó ALU) es la
encargada de realizar los cálculos. Los datos sobre los
que se realizan la operaciones se denominan
operandos. Al elemento encargado de ejecutar las
operaciones se le denomina operador, y esta
formado por una serie de circuitos electrónicos que
son capaces de sumar dos números binarios o hacer
las operaciones lógicas elementales: disyunción,
conjunción y negación; incluso algunos operadores
son también capaces de multiplicar, dividir y realizar
otras operaciones mas complejas.
 UAL CON 3 REGISTROS: 2 PARA LOS
OPERANDOS Y 1 PARA EL RESULTADO
• Para que el operador realice la
operación, los operandos se
llevan a la UAL y se guardan en
unos registros denominados
registros de trabajo. El
resultado de la operación se
guarda también en un registro
antes de ser llevado a la
memoria o a la Unidad de
Entradas y Salidas.
 ALU CON ACUMULADOR
• Frecuentemente se
utiliza un mismo
registro para guardar
uno de los operandos y,
también, el resultado,
denominado registro
Acumulador.
 EJECUCIÓN DE LAS INSTRUCCIONES
• La CPU realiza • Extrae de la memoria la siguiente instrucción y la
todas las lleva al registro de instrucción.
operaciones
aritméticas y • Cambia el contador del programa de modo que
lógicas sobre los señale la siguiente instrucción.
datos y además • Determina el tipo de instrucción que acaba de
controla todos los
procesos que se extraer.
desarrollan en la • Verifica si la instrucción requiere datos de la memoria
computadora. Por y, si es así, determina dónde están situados.
ejemplo, para que
se ejecute un a • Extrae los datos, si los hay, y los carga en los registros
instrucción, ésta internos del CPU.
debe estar en el
interior de la CPU, • Ejecuta la instrucción.
concretamente en • Almacena los resultados en el lugar apropiado.
la UC y si hay que
realizar cálculos, • Va al paso 1 para empezar la ejecución de la
interviene la UAL. instrucción siguiente.
(ciclo de búsqueda-decodificación-ejecución)
ESTRUCTURA DE LA COMPUTADORAS
IAS
 EL COMPUTADOR IAS
• Consiste en 1000 posiciones de
almacenamiento, llamadas palabras, de 40
dígitos binarios cada una. Tanto datos como
instrucciones se almacenan ahí.
 FORMATOS DE LA MEMORIA IAS

• Existen 2 formatos de la memoria IAS:

– Palabra Numero, representado por un bit de signo y 39 de valor.
– Palabra de dos Instrucciones, donde cada instrucción consiste en
un codop de 8 bits que especifica la operación que va a realizar, y
una dirección de 12 bits, que indica una de las palabras de la
memoria (numeradas de 0 a 999)
CONJUNTODEL INSTRUCCIONES DEL IAS
 21 INSTRUCCIONES DEL IAS
• Transferencia de datos.- entre la Memoria y los registros de
la ALU ó entre dos registros de la ALU.
• Salto incondicional.- normalmente la UC ejecuta
instrucciones secuencialmente en la memoria. Las
instrucciones de salto pueden cambiar esta secuencialidad .
Esto facilita las operaciones repetitivas.
• Salto condicional.- el salto depende de una condición, lo
que permite puntos de decisión.
• Aritmética.- operaciones realizadas por la ALU.
• Modificación de Direcciones.- permite que la ALU haga
operaciones con las direcciones y las inserte en
instrucciones almacenadas en memoria. Esto permite una
considerable flexibilidad de direccionamiento en un
programa
 COMPONENTES DEL IAS
• MBR.- Contiene una palabra que debe ser almacenada en la
memoria, o es usado para recibir una palabra procedente de
la memoria.
• MAR.- especifica la dirección en Memoria de la palabra que
va a ser escrita o leída en MBR.
• IR.- contiene los 8 bits del codop de la instrucción que se va a
ejecutar.
• IBR.- empleado para almacenar temporalmente la instrucción
contenida en la parte derecha de una palabra en memoria.
• PC.- contiene la dirección de la próxima pareja de
instrucciones que van a ser captadas de la memoria.
• AC y MQ.- se emplean para almacenar operandos y
resultados de operaciones de la ALU temporalmente.
 ESTRUCTURA
EXPANDIDA DEL IAS
La UC dirige el IAS
captando
instrucciones de la
memoria y
ejecutándolas una a
una.
Tanto la UC como la
ALU, contienen
posiciones de
almacenamiento ,
llamadas registros
definidos de la
siguiente manera.
 DIAGRAMA DE FLUJO PARCIAL DE LA
OPERACIONES DEL IAS
• El IAS opera ejecutándose repetidamente un ciclo de
instrucción y cada ciclo consta de 2 subciclos
• Subciclo de captación.- el codop de la siguiente
instrucción es cargado en IR, y la parte que contiene la
dirección es almacenada en el MAR, esta instrucción
puede ser captada desde el IBR o de la Memoria cargando
una palabra en el MBR y luego en IBR, IR y MAR.
• Subciclo de ejecución.- una vez que el codop esta en IR,
los circuitos de control interpretan el codop y ejecutan la
instrucción, enviando las señales de control adecuadas
para provocar que los datos se transfieran o que la ALU
realice una operación.
DIAGRAMA DE FLUJO PARCIAL DE LA
OPERACIONES DEL IAS
 COMPONENTES DE UN COMPUTADOR
• Memoria, Modulo de E/S y la CPU.
• La CPU.- se encarga del control. Intercambia datos
con la Memoria. Para ello, usualmente usa 2
registros internos: MAR (especifica la dirección en
memoria de la próxima lectura y escritura.) y MBR
(contiene el dato que se va a escribir en Memoria o
donde se escribe el dato que se va a leer en
memoria.) Igualmente, E/S AR (especifica un
dispositivo de E/S) y E/S BR (se utiliza para
intercambiar datos entre un modulo de E/S y la
CPU.)
COMPONENTES DE UN COMPUTADOR
FUNCIONAMIENTO DEL COMPUTADOR
• Ejecución de un programa, constituido por un
conjunto de instrucciones almacenadas en
memoria.
• El procesador ejecuta las instrucciones
especificadas en el programa. Consta de 2 etapas:
– El procesador lee (CAPTA) la instrucción de memoria y
la EJECUTA.
– La EJECUCION del programa consiste en la repetición
del proceso de captación de instrucción y ejecución de
instrucción (puede a veces estar compuesta de cierto
numero de pasos).
 CICLO DE INSTRUCCION
• El procesamiento que requiere una instrucción se denomina
ciclo de instrucción.
• el ciclo de instrucción esta compuesto por el ciclo de captación
y ciclo de ejecución.
• La ejecución del programa se para, solo si la máquina se
desconecta, se produce algún tipo de error o ejecuta una
instrucción del programa que detiene al computador.
 CICLOS DE CAPTACION Y EJECUCION I
• El ciclo de instrucción se inicializa captando una
instrucción de Memoria.
• En una CPU se usa el CP para cargar la dirección
de la siguiente instrucción que debe captarse. (u
otra dirección - JUMP).
• La CPU siempre incrementa el PC después de
captar cada instrucción, de forma que captara la
siguiente instrucción de la secuencia (t.e. la
instrucción situada en la siguiente dirección de
Memoria).
CICLOS DE CAPTACION Y EJECUCION II
• La instrucción captada se almacena en un registro de la
CPU conocido como IR.
• La instrucción se escribe utilizando un código binario
que especifica la acción que debe realizar la CPU. La
CPU interpreta la instrucción y lleva a cabo la acción
requerida. Esta puede ser de 4 tipos:
– Procesador – Memoria.- Transfiere Datos.
– Procesador – E/S.- Transfiere Datos.
– Procesamiento de datos.- CPU realiza operaciones
aritméticas lógicas con los datos.
– Control.- una instrucción puede especificar que la
secuencia de ejecución se altere (Call, Jump, etc.).
• La ejecución de una instrucción puede implicar una
combinación de estas acciones.
 CARACTERÍSTICAS DE UNA MAQUINA
HIPOTETICA
• El procesador posee un
único registro de datos
llamado AC.
• Tanto las instrucciones
como los datos son de 16
bits.
• El formato de instrucción
indica que puede haber
24=16 códigos de operación
(codop) diferentes y se
pueden direccionar
directamente hasta
212=4096 (4K) palabras de
memoria.
 EJEMPLO DE EJECUCIÓN DE
INSTRUCCIÓN I
1. El Registro CP contiene
el valor de 300, que es
la dirección de la
primera instrucción.
Esta instrucción se
carga en el Registro IR.
Obsérvese que este
proceso implicaría el
uso del registro MAR y
el Registro de datos de
Memoria (MBR).
EJEMPLO DE EJECUCIÓN DE
INSTRUCCIÓN II
2. Los primeros 4 bits de
IR indican que el
acumulador AC se va
a cargar. Los 12 bits
especifican la
dirección, que es 940.
3. El registro PC se
incrementa y se capta
la siguiente
instrucción.
EJEMPLO DE EJECUCIÓN DE
INSTRUCCIÓN III
4. El contenido anterior
de AC y el de la
posicion de Memoria
941 se suman y el
resultado se almacena
en AC.
5. El registro PC se
incrementa y se capta
la siguiente
instrucción.
EJEMPLO DE EJECUCIÓN DE
INSTRUCCIÓN IV
5. El contenido de AC se
almacena en la posición
941.
En el ejemplo se necesitan
3 ciclos de instrucción,
cada uno con un ciclo
de captación y un ciclo
de ejecución.
Con un conjunto de
instrucciones mas
complejo se hubieran
necesitado menos
ciclos. (ADD B,A)
 DIAGRAMA DE ESTADOS DEL CICLO DE
INSTRUCCIÓN I
• Proporciona una visión mas detallada del ciclo de
instrucción básico.
• Tiene la forma de un diagrama de estados. Para un
ciclo de instrucción dado, algunos estados pueden
no darse y otros pueden visitarse mas de una vez.
• Los estados de la parte superior ocasionan
intercambios entre la CPU y la Memoria o un
modulo de E/S.
• Los estados en la parte inferior del diagrama solo
ocasionan operaciones internas a la CPU.
 DESCRIPCION DE LOS ESTADOS DEL
CICLO DE INSTRUCCIÓN I
• Cálculo de la dirección de la instrucción.- iac determina la
dirección de la siguiente instrucción a ejecutar. PCPC+1
• Captación de la instrucción.- if la CPU lee la instrucción
desde su posición en memoria.
• Decodificación de la operación indicada en la instrucción.-
iod analiza la instrucción para determinar el tipo de
operación a realizar y el/los operando(s) a utilizar.
• Calculo de la dirección del operando.- oac si la instrucción
implica una referencia a un operando en memoria o
disponible mediante E/S, determina la dirección del
operando.
 DESCRIPCION DE LOS ESTADOS DEL
CICLO DE INSTRUCCIÓN II
• Captación de operando.- of capta el operando
desde la memoria o se lee desde el dispositivo de
E/S
• Operación con los datos .- do realiza la operación
indicada en la instruccion.
• Almacenamiento de operando.- os escribe el
resultado en memoria o lo saca a través de un
dispositivo de E/S.
DIAGRAMA DE ESTADOS DEL CICLO DE
INSTRUCCIÓN II
 Ejemplo
• Considere además que el diagrama existe la
posibilidad de múltiples operandos y múltiples
resultados ya que se necesitan en algunas
instrucción de ciertas maquinas.
• Ejemplo, la instrucción ADD A,B da lugar a la
siguiente secuencia de estados:
• iac, if, iod, oac, of, oac, of, do, oac, os.
Graficar!!
 INTERRUPCIONES
Todos los computadores disponen de un mecanismo
mediante el que otros módulos (E/S, Memoria) pueden
interrumpir el procesamiento normal de la CPU.
CLASES DE INTERRUPCIONES

PROGRAMA Generadas por alguna condición que se produce como resultado de

la ejecución de una instrucción, tal como desbordamiento aritmético
(“overflow”), división por cero, intento de ejecutar una instrucción
maquina inexistente, e intento de acceder fuera del espacio de
memoria permitido para el usuario.
TEMPORIZACION Generadas por un temporizador interno al procesador. Esto permite
al sistema operativo realizar ciertas funciones de manera regular.
E/S Generadas por un controlador de E/S, para indicar la finalización sin
problemas de una operación o para avisar de ciertas condiciones de
error o de estado
FALLO DE Generadas por un fallo tal como la falta de potencia de alimentación
HARDWARE o un error de paridad en la memoria.
 FLUJO DE CONTROL DE UN
PROGRAMAS SIN INTERRUPCIONES I
• Todo programa de usuario realiza una serie de
llamadas de escritura (WRITE) entremezcladas
con el procesamiento.
• Los segmentos de código 1,2 y 3
corresponden a secuencias de instrucciones
que no ocasionan E/S.
• Las operación de E/S necesita un tiempo, el
programa de E/S debe detenerse a esperar
que concluya dicha operación; :. El programa
de usuario estará parado en las llamadas de
escritura (WRITE) durante un periodo de
tiempo considerable.
 FLUJO DE CONTROL DE UN
PROGRAMAS SIN INTERRUPCIONES II
• Las llamadas de escritura (WRITE)
corresponden a llamadas a un
programa de E/S que es una de las
utilidades del sistema operativo y
que se encarga de la operación de
E/S considerada.
• El programa de E/S esta constituido
por 3 secciones:
– Preparación para la operación de E/S a
realizar.
– La orden de E/S propiamente dicha.
– La culminación de E/S.
 FLUJO DE CONTROL DE UN
PROGRAMAS SIN INTERRUPCIONES III
• Preparación para la operación de E/S a realizar.-
implica la copia del dato que se va a proporcionar
en un registro intermedio (buffer) especial, y
preparar los parámetros de control del dispositivo
de E/S.
• La orden de E/S propiamente dicha.- si no se usan
interrupciones, una vez que se ejecuta esta orden,
el programa debe esperar a que el dispositivo de
E/S complete la operación solicitada. El programa
esperaría simplemente comprobando
repetidamente una condición que indique si se ha
realizado la operación de E/S.
• La culminación de E/S.- estas pueden incluir la
activación de un indicador (flag) que señale si la
operación se ha completado correctamente o con
errores.
 FLUJO DE CONTROL DE UN
PROGRAMAS CON INTERRUPCION
• Con el uso de interrupciones, el
procesador puede dedicarse a
ejecutar otras instrucciones
mientras una operación de E/S
esta en curso.
 FLUJO DE CONTROL DE UN PROGRAMAS
CON INTERRUPCION, ESPERA DE E/S CORTA
• El programa de usuario llega a un punto
en el que realiza una llamada al sistema
para realizar una escritura (WRITE).
• El programa de E/S al que se llama en
este caso, esta constituido solo por el
código de preparación y la orden de E/S
propiamente dicha.
• Después de que estas pocas instrucciones se hayan
ejecutado, el control se devuelve al programa del usuario.
Mientras tanto, el dispositivo externo esta ocupado
aceptando el dato de la memoria del computador e
imprimiéndolo. Esta operación de E/S se realiza
concurrentemente con la ejecución de la instrucción del
programa del usuario.
FLUJO DE CONTROL DE UN PROGRAMAS CON
INTERRUPCION, ESPERA DE E/S CORTA
• Cuando el dispositivo externo esta
preparado para aceptar mas datos del
procesador, el modulo de E/S de este
dispositivo externo envía una señal de
petición de interrupción al procesador.
• El procesador responde suspendiendo
la operación del programa que estaba
ejecutando y salta a un programa
conocido como “gestor de
interrupción”, que da servicio a ese
dispositivo concreto y prosigue con la
ejecución del programa original,
después de haber dado dicho servicio al
dispositivo.
 TRASNFERENCIA DE CONTROL DEBIDA
A UNA INTERRUPCION
• Desde el punto de vista del
programa de usuario, una
interrupción es precisamente eso:
una interrupción en la secuencia
normal del funcionamiento.
Cuando el procesamiento de la
interrupción se completa, la
ejecución prosigue.
• Así el programa de usuario no
tiene que incluir ningún código
especial para posibilitar las
interrupciones; el procesador y el
sistema operativo son los
responsables de detener el
programa de usuario y después
permitir que prosiga en el mismo
punto.
 CICLO DE INSTRUCCION CON
INTERRUPCIONES
• Para permitir el uso de interrupciones, se añade un ciclo de
interrupción al ciclo de instrucción.
• En el ciclo de interrupción, el procesador comprueba si se ha
generado alguna interrupción, indicada por la presencia de
una señal de interrupción. Si no hay señales de interrupción
pendientes el procesador continua con el ciclo de captación
y accede a la siguiente instrucción del programa en curso.
 CICLO DE INSTRUCCION CON
INTERRUPCIONES

• Si hay alguna interrupción pendiente, el procesador hace

lo siguiente:
– Suspende la ejecución del programa en curso y guarda su
contexto. Es decir almacena la dirección de la siguiente
instrucción a ejecutar (contenido actual del PC) y cualquier otro
dato relacionado con la actividad en curso del procesador.
– Carga el PC con la dirección de comienzo de una rutina de
gestión de interrupción.
 INTERRUPCIONES MULTIPLES
• Para tratar múltiples interrupciones se siguen
dos alternativas:
– Disabled interrupt. (interrupción inhabilitada)
– Priorities for interrupts. (definición de prioridades
para interrupciones)
 DISABLED INTERRUPT.
(INTERRUPCIÓN INHABILITADA)
• Desactivar las interrupciones
mientras se está procesado
una interrupción.
• Después de que la rutina de
gestión de interrupciones
termine, las interrupciones se
habilitan antes de que el
programa de usuario
continúe y el procesador
comprueba si se ha
producido interrupciones
adicionales. Puesto que las
interrupciones se manejan en
orden secuencial estricto.
 PRIORITIES FOR INTERRUPTS.
(DEFINICIÓN DE PRIORIDADES PARA
INTERRUPCIONES)
• Una segunda alternativa
consiste en definir
prioridades para las
interrupciones, y permite
que una interrupción de
prioridad mas alta pueda
interrumpir a un gestor
de interrupción de
prioridad menor.
 EJEMPLO DE PRIORITIES FOR INTERRUPTS. I
• Considérese un sistema con 3 dispositivos de E/S: una
impresora, un disco y una línea de comunicaciones, con
prioridades crecientes de 2, 4 y 5 respectivamente.
• Un programa de usuario comienza en t=0. En t=10, la impresora
produce una interrupción; la información del programa de
usuario se sitúa en la pila del sistema, y la ejecución continua
con la rutina de servicio de interrupción de la impresora.
Mientras se esta ejecutando esta rutina, en t=15, se produce
una interrupción de comunicaciones. Como la línea de
comunicaciones tiene prioridad mayor a la de la impresora, se
acepta la interrupción. La rutina de la impresora se interrumpe,
su estado se introduce en la pila y la ejecución continua con la
rutina de comunicaciones. Mientras se esta ejecutando esta
rutina, el disco ocasiona una interrupción (t=20). Puesto que
esta interrupción tiene prioridad menor, simplemente se
retiene, y la rutina de comunicaciones se ejecuta hasta que
termine.
 EJEMPLO DE PRIORITIES FOR INTERRUPTS. II
• Cuando la rutina de comunicaciones termina
(t=25), se restaura el estado previo del
procesador, que corresponde a la ejecución de la
rutina de la impresora. No obstante, antes incluso
de que pueda ejecutarse una sola instrucción de
esa rutina, el procesador acepta la interrupción,
de mayor prioridad, generada por el disco, y el
control se transfiere a la rutina de disco. Solo
cuando esta rutina termina (t=35) la rutina de la
impresora puede reanudarse. Cuando termina esa
rutina (t=40), el control vuelve finalmente al
programa del usuario.
EJEMPLO DE PRIORITIES FOR INTERRUPTS. III
 MODULOS DEL COMPUTADOR
• Los mas importantes son:
– Memoria.
– Modulo de E/S.
– Procesador.
 MEMORIA
• Generalmente un modulo de
memoria esta constituido por N
palabras de la misma longitud.
A cada palabra se le asigna una
única dirección numérica (0,
1,…,N-1). Una palabra de datos
puede leerse de o escribirse en
la memoria. El tipo de
operación se indica mediante
las señales de control Read y
Write. La posición de memoria
para la operación se especifica
mediante una dirección.
JERARQUIA DE MEMORIAS
 MODULO DE E/S
• Similar a la memoria. Hay 2
tipos de operaciones: Leer y
Escribir. Además, un modulo de
E/S puede controlar mas de un
dispositivo externo. Nos
referimos a cada una de estas
interfaces con un dispositivo
externo con le nombre de
puerto (port) y se le asignara
una dirección a cada uno
(0,1,…, M-1). Además existen
líneas externas de datos para la
E/S de datos por un dispositivo
externo. Por ultimo, un modulo
de E/S puede enviar señales de
interrupción al procesador
 PROCESADOR
• El procesador lee
instrucciones y datos,
escribe datos una vez
procesador y utiliza
ciertas señales para
controlar el
funcionamiento del
sistema. También puede
recibir señales de
interrupción.
ESTRUCTURAS DE INTERCONEXIÓN
• El computador esta constituido por:
procesador, memoria y E/S, que se comunican
entre si. A este conjunto de líneas que
conectan estos módulos se denomina
estructura de interconexión.
 TIPOS DE TRANSFERENCIA
• Memoria a procesador: el procesador lee una instrucción o
un dato desde la memoria.
• Procesador a memoria: el procesador escribe un dato en la
memoria.
• E/S a procesador: el procesador lee datos de un dispositivo
de E/S a través de un modulo de E/S.
• Procesador a E/S: el procesador envía datos a los
dispositivos de E/S.
• Memoria a E/S y viceversa: en estos 2 casos el modulo de
E/S puede intercambiar datos directamente con la
memoria, sin que tenga que pasar a través del procesador,
utilizando el acceso directo a memoria DMA
 ESTRUCTURA DEL BUS
• El bus del sistema esta constituido, usualmente, por entre 50 y 100
líneas. A cada línea se le asigna un significado a una función
particular. Se clasifican en 3 grupos funcionales:
– Líneas de datos
– Líneas de direcciones
– Líneas de control
• Existen además líneas de alimentación para suministrar energía a los
módulos conectados al bus
 LAS LINEAS DE DATOS
• Proporciona un camino para transmitir datos
entre los módulos del sistema.
• El bus de datos esta compuesto por 8, 16,32 y 64
líneas distintas, cuyo numero se conoce como
anchura de bus de datos.
• La anchura del bus es un factor clave a la hora de
determinar las prestaciones del conjunto del
sistema. Ejemplo.
• Si el bus de datos tiene una anchura de 8 bits, y
las instrucciones son de 16 bits entonces el
procesador debe acceder al modulo de memoria
dos veces por cada ciclo de instrucción.
COMPOSICION DE CELDAS DE
MEMORIA
 LAS LINEAS DE DIRECCION
• Se usan para designar la fuente o el destino del dato situado en
el bus de datos.
• Si el procesador desea leer una palabra (8, 16, 32 y 64 bits) de
datos de la memoria, sitúa la dirección de la palabra deseada
en las líneas de direcciones.
• el ancho del canal de direcciones determina la máxima
capacidad de memoria posible en el sistema.
• Las líneas también se usan para direccionar los puertos de E/S.
Usualmente los bits de orden mas alto se usan para seleccionar
una posición de memoria o un puerto de E/S dentro de un
modulo. Ejemplo.
• en un bus de 8 bits, la dirección 01111111 e inferiores harían
referencia a posiciones dentro de un modulo de memoria (el
modulo 0) con 128 palabras de memoria, y las direcciones
10000000y superiores designarían dispositivos conectados a un
modulo de E/S (Modulo 1).
 LAS LINEAS DE CONTROL
• Se usan para controlar el acceso y el uso de las
líneas de datos y de direcciones. Puesto que las
líneas de datos y de direcciones son compartidas
por todos los componentes.
• Las señales de control transmiten tanto ordenes
como información de temporización entre los
módulos del sistema.
• Las señales de temporización indican la validez de
los datos y las direcciones.
• Las señales de ordenes especifican las operaciones
a realizar.
 LINEAS DE CONTROL
• Escritura en memoria (Memory Write).- hace que el dato del bus se escriba en la posición
direccionada.
• Lectura de Memoria (Memory Read).- hace que el dato del bus se escriba en la posición
direccionada.
• Escritura de E/S (I/O Write).- hace que el dato del bus se transfiera a través del puerto de E/S
direccionado.
• Lectura de E/S (I/O Read).- hace que el dato del puerto de E/S direccionado se sitúe en el bus.
• Transferencia reconocida (Transfer ACK).- indica que el dato se ha aceptado o se ha situado en
el bus.
• Petición de bus (Bus request).- indica que un modulo necesita disponer del control del bus.
• Cesión del bus (Bus Grant).- indica que se cede el control del bus a un modulo que lo había
solicitado.
• Petición de interrupción (Interrupt Request).- indica si hay una interrupción pendiente.
• Interrupción reconocida (Interrupt ACK).- señala que la interrupción pendiente se ha
aceptado.
• Reloj (Clock).- se utiliza para sincronizar las operaciones.
• Inicio (Reset).- pone los módulos conectados en su modo inicial.
 FUNCIONAMIENTO DEL BUS
• Si un módulo desea enviar un dato a otro debe
hacer dos cosas:
1. Obtener el uso del bus. Y
2. Transferir el dato a través del bus.
• Si un módulo desea pedir un dato a otro módulo
debe hacer dos cosas:
1. Obtener el uso del bus. Y
2. Transferir la petición al otro modulo mediante las
líneas de control y dirección apropiadas. Después
debe esperar a que el segundo modulo envíe el
dato.
IMPLEMENTACION FISICA DEL BUS
• El bus del sistema es un
conjunto de conductores
eléctricos paralelos.
• Son líneas de metal
grabadas en una tarjeta
(tarjeta de circuito
impreso)
• El bus se extiende a través
de todos los
componentes del sistema,
cada uno de los cuales se
conecta a algunas o a
todas las líneas del bus.
 JERARQUIA DE BUSES
• Si se conecta un gran numero de dispositivos
al bus, las prestaciones pueden disminuir. Hay
2 problemas:
– A mas dispositivos conectados al bus, mayor es el
retardo de propagación.
– Cuellos de botella a medida que las peticiones de
transferencia acumuladas se aproximan a la
capacidad del bus.
• Incrementar la velocidad del bus.
 PROBLEMA DE CONECTAR VARIOS
•
DISPOSITIVOS A UN MISMO BUS
Cuando queremos conectar un gran número de dispositivos a un mismo bus, nos
encontramos con dos problemas fundamentales
• DISMINUCIÓN DEL RENDIMIENTO GLOBAL DEL SISTEMA
– Aumenta el retardo de propagación de las señales
• El bus debe tener mayor longitud para soportar mayor número de dispositivos
• Las señales de arbitraje (GRANT), si son encadenadas, debe propagarse a través de un mayor número de
posibles masters
– El bus puede actuar como un “cuello de botella”
• Si la demanda de la transferencia es mayor que la capacidad del bus los dispositivos deberán esperar mucho
tiempo para poder transmitir
– La diferencia de velocidad de los dispositivos afecta negativamente al rendimiento global
• En el mismo tiempo que un dispositivo lento realiza una transferencia, uno rápido podría haber realizado
miles de transferencias
• INCOMPATIBILIDAD DEL BUS CON LOS DISPOSITIVOS
– Existen dispositivos de E/S diseñados para un determinado bus, que son incompatibles con otros
computadores que utilizan un bus distinto
• Solución ideal: que todos los computadores utilizasen un estándar de bus uniforme
• Problema: cada fabricante diseña sus propios buses optimizados para sus arquitecturas, por lo que es muy
difícil que todos se pongan de acuerdo.

Solución a ambos problemas: Utilizar una jerarquía de buses en lugar de

un único bus
 Ejemplo de reducción del rendimiento del
sistema de un sistema con bus único
• Procesador a 200 MHz (tiempo ciclo = 5 ns.)
• Ciclo medio por instrucción: CPI = 2 ciclos
– Una instrucción tarda en promedio 2 x 5 ns = 10 ns
– El computador puede ejecutar ~100 MIPS

• El procesador se conecta a la cache y al resto de

dispositivos a través de un único bus del sistema
– Cuando se realiza una operación de E/S se detiene la
actividad del procesador, ya que no puede leer
instrucciones de la cache mientras el bus está ocupado

• El disco tiene un tiempo de acceso de 10 ms y una

velocidad de transferencia de 10 MB/seg
• Queremos realizar una transferencia de 512 KB de
disco a memoria

• Tiempo = 10 ms +(512 KB/10.000 KB/s) = 61,2 ms

– En ese tiempo, la CPU podría haber ejecutado:
• (0,0612 s) x (100 x 106 instruc /s ) = 6,12 millones de
instrucciones
 ESTRUCTURA TIPICA DEL SISTEMA DE
BUSES
• Bus local que conecta el
procesador a una memoria
chache, y a la que pueden
conectarse también uno o mas
dispositivos locales
• El controlador del cache no solo
conecta al bus local si no también
al bus del sistema donde están
los módulos de memoria.
• El uso del cache alivia la exigencia
de soportar los accesos
frecuentes del procesador a
memoria principal
 ESTRUCTURA TIPICA DEL SISTEMA DE
BUSES
• Es posible conectar controladores de E/S
directamente al bus del sistema.
• Una solución mas eficiente consiste en
utilizar uno o mas buses de expansión. La
interfaz del bus de expansión regula la
transferencia de datos entre el bus del
sistema y los controladores conectados al
bus de expansión.
• Esto permite conectar al sistema una
variedad de dispositivos de E/S y así aislar
el trafico de información entre la memoria
y el procesador del trafico correspondiente
a las E/S.
• Esta arquitectura de buses tradicionales
razonablemente eficiente, pero muestra
debilidad a medida que los dispositivos de
E/S ofrecen prestaciones cada vez mayores.
BUS LOCAL, DEL SISTEMA Y DE
EXPANSION
VENTAJAS DE LA JERARQUIA DE BUSES
• El bus local entre el procesador y la cache aísla el tráfico de E/S del procesador
– Se puede transferir información entre la memoria y la E/S sin interrumpir la actividad del
procesador
• El bus de expansión reduce el tráfico en el bus del sistema
• La transferencia entre cache y memoria principal se pueden realizar de forma más
eficiente
– Se pueden realizar una transferencia de memoria cache a memoria principal al mismotiempo
que el interfaz recibe datos desde un dispositivo de E/S
– El procesador + cache o el coprocesador tienen la misma “prioridad” en el acceso al bus que
todos los dispositivos conectados al bus de expansión de forma conjunta
• Se elimina el problema de la incompatibilidad
– El bus local y del sistema suelen ser propietarios (no estándar) y están optimizados para cada
arquitectura particular
– Los buses de expansión son buses estándares o abiertos (ISA, EISA, PCI, VME, etc.)
• Los buses estándares son independientes del computador
• Estos buses tienen unas características y especificaciones perfectamente definidas
• Existe una amplia gama de controladores o adaptadores para periféricos compatibles con estos buses
• La conexión de un controlador a un bus estándar es sencilla y rápida (mediante conectores
estándares)
• Podemos utilizar los mismos controladores y periféricos en otro computador que disponga del mismo
bus estándar
 Función del interfaz o adaptador de
bus
• Adaptar las velocidades de ambos buses
– El bus del sistema es, en general, más rápido que el bus de expansión
• El adaptador debe actuar como buffer de almacenamiento intermedio para evitar la pérdida de datos
• Conversión de líneas del bus
– Los buses pueden tener utilizar señales distintas para realizar funciones similares
– Ejemplos:

• 1) Líneas de operación distintas

• Bus sistema: Una única línea RD/WR*
• Bus expansión: Dos líneas READ - WRITE separadas

• 2) Líneas multiplexadas y dedicadas

• Bus sistema: líneas de dirección/datos multiplexadas (AD0, AD15, A16-A19)
• Bus expansión: líneas de dirección y datos dedicadas (A0-A19, D0-D15)

• 3) Distinto número de líneas de datos

• Bus sistema: D0-D31
• Bus expansión: D0-D15
• El adaptador debe dividir cada transferencia de 32 bits en dos transferencias de 16 bits

• 4) Distinto mecanismo de sincronización

• Bus sistema: síncrono
• Bus expansión: asíncrono
• El adaptador deberá comunicarse de forma síncrona con el bus del sistema y de forma asíncrona con el bus de expansión
• El adaptador deberá ser capaz las señales de sincronización adecuadas dependiendo del bus con el que se comunique
 BUS DE ALTA VELOCIDAD INTEGRADO
CON EL SISTEMA
• El bus del alta velocidad
se integra al sistema a
través de un adaptador
(Bridge) entre el bus del
procesador y el bus de
alta velocidad
(arquitectura de
entreplanta – mezzanine
architecture)
BUSES PARA DISPOSITIVOS DE
DISTINTAS VELOCIDADES
JERARQUIA DE BUSES EN UN PC
ESPECIFICACION DE UN BUS
ESTANDARD
 TIPOS DE BUSES
• SERIE y PARALELO: los primeros transmiten bit a bit y los segundos
varios bits a la vez.
• MULTIPLEXADOS y NO MULTIPLEXADOS ó DEDICADOS: los
multiplexados realizan diferentes funciones en función de las
necesidades del momento.
• Ejemplo: bus compartido para direcciones y datos
– ahorro en Hardware y por lo tanto en costes.
• CENTRALIZADOS y DISTRIBUIDOS (arbitración): necesidad de
determinar qué elemento transmite y cuál recibe. Generalmente
existe arbitración centralizada por la CPU ó procesador.
• SÍNCRONOS y ASÍNCRONOS (temporización): cómo ocurren los
diferentes eventos (comienzo, fin, ...) implicados en la transmisión
de información. Utilización de una señal de reloj (comunicación
síncrona) ó unas líneas de protocolo (comunicación asíncrona).
JERARQUIA DE BUSES EN UN PC
PENTIUM
JERARQUIA DE BUSES EN UN PC
PENTIUM
BUS PCI (PERIPHERAL COMPONENT
INTERCONNECT BUS - 1993)
PROTOCOLO DE SINCRONIZACIÓN DEL
BUS PCI
PROTOCOLO DE SINCRONIZACIÓN DEL
BUS PCI
JERARQUIA DE BUSES EN UN PC
PROTOCOLO DE ARBITRAJE DEL BUS
PCI