Enseignante : Dr.

Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

Chapitre 4: RAM (Random Access Memory)

1. Définition
La RAM (Random Access Memory) est un type de mémoire, volatile et vive. C’est un
composant électronique pour mémoriser l’information d’une manière temporaire. Elle est
composée de plusieurs cellules (cases mémoires) ayant la même taille en termes de bits ou
octets.
Volatile et vive : les données et les programmes en cours de l’exécution sont stockées
temporairement dans la RAM et sont perdues quand il n’a plus de tension.
2. Structure logique de la RAM
Formellement la RAM est représentée par un tableau de cases contigües. Chaque case (cellule)
possède un index (adresse mémoire).
La RAM est un ensemble de cellules. Une adresse mémoire est associée à chaque cellule.
Random Access Memory : l’accès en lecture ou écriture aux cellules est fait aléatoirement. Il
suffit d’avoir l’adresse de la cellule pour accéder directement à cette dernière en lecture ou
écriture. Les premières versions des RAM ne permettent qu’un accès séquentiel. Par exemple,
pour accéder à une cellule qui se trouve dans la cellule d’indice 3, il faut passer avant par les
cellules d’indices 0,1 et 2.
Parmi les caractéristiques de la RAM, on trouve la taille et le mot mémoire.

Mot mémoire : Désigne la taille en termes de bits de chaque cellule. Généralement la

taille d’une cellule est de 8 bits.

Taille de la mémoire : Désigne le nombre de bits total stocké par la mémoire.

Taille de la mémoire = nombre de cellules * mot mémoire.

1
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

Taille de la
mémoire

mot mémoire

Structure logique de la RAM

3. Structure physique de la RAM

La structure physique désigne la représentation électronique de la RAM. En fait chaque
cellule est représentée par un ensemble de couples transistor/ condensateur. Chaque couple
représente un bit (0 ou 1) selon l’état du condensateur.
Le rôle d’un condensateur est de charger ou décharger l’électricité. Quand un condensateur
est chargé, il a stockage de l’information, dans ce cas c’est le bit 1. Par contre, quand un
condensateur est déchargé, l’information est perdue, dans ce cas c’est le bit 0.
Le rôle de transistor est de modifier l’état de condensateur et de le piloter. Il est donc
responsable de charger et déchargé le condensateur.

2
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

Structure physique de la RAM

4. Pourquoi l’utilisation de la RAM ?

La RAM est utilisée lors de l’exécution d’un programme. Un programme qui va exécuter
doit se charger dans la mémoire centrale.
D’autres types de mémoires peuvent être utilisées pour stocker les données et les
programme (les registres du CPU, le disque dur, ROM). Or l’utilisation de ces mémoires
peut affecter la rapidité des traitements.
Le registres du processeur sont rapides mais ne peuvent pas stocker une grande quantité
d’information, et l’utilisation d’un disque dur va rendre les traitements trop lents. La ROM
est accessible en lecture seule. La RAM est plus rapide que le disque dur.
Ci-dessous un tableau qui représente les différentes valeurs de débit pour la RAM, SDD et
HDD.

RAM SDD HDD

Débit 20GO 2 GO 0.2GO
Tableau : Comparaison entre les débits de différentes mémoires

5. Connexion entre CPU et RAM

La connexion entre CPU et la mémoire centrale se fait à travers trois types de bus, à
savoir :
- Bus de données :
Ce type de bus est bidirectionnel et permet de transférer les données et les instructions
entre le processeur et la mémoire centrale dans les deux sens, soit pour lecture ou écriture.
La largeur de ce bus est égale au mot mémoire. Rappelant que le mot mémoire est le
nombre de bits d’une cellule mémoire.

3
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024
Exemple :
Si le mot mémoire = 8 bits,
alors la largeur du bus de données= nombre de fils= nombre de lignes = 8 bits

Lecture / écriture

CPU

Bus de données

Remarque :
La communication entre le CPU et la RAM se fait par cellule. A un instant donné, le processeur
ne peut lire que le contenu d’une seule cellule. Cela implique qu’il ne peut pas lire le contenu
de deux ou plusieurs cellules.

CPU 1 10110010
0
0
1

0
Bus de données

4
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

10000010

01000100
10110010

CPU

- Bus d’adresses :
Ce type de bus est unidirectionnel et permet de transférer les adresses mémoires de CPU
vers la mémoire centrale. La taille de ce bus est égale au log2(nombre des cellules).
Nombre de cellules= 2 nombres de bits d’adresses
Nombres de bits d’adresses=log2(Nombre de cellules)
Exemple :
Le nombre de cellules de la RAM= 16 cellules
Nombre de bits d’adresses= log2(16)
log2(16)=4 bits
Pour 16 cellules, il faut 4 bits pour coder les adresses de chaque cellule.

5
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

CPU
Bus d’adresses

- Bus de commande :
Ce type de bus est unidirectionnel et permet de transférer les commandes de lecture ou
écriture de CPU vers la mémoire centrale. La taille de ce bus est égale à un seul bit qui
prend soit la valeur 0 (lecture), ou 1 (écriture) et vice versa.

CPU
Bus de commande

6
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

L’opération d’écriture dans la RAM

Envoyer une Commande

d’écriture

1
Registre d’adresses

Envoyer l’adresse de la
@2 cellule 01010101
Registre de données 10

01010101 Ecrire la valeur dans la

cellule @ 2

01010101

Les étapes de l’écriture dans la RAM :

1. Le processeur envoi un ordre d’écriture dans la RAM, à travers un bus de commande
représenté par un seul bit 1.

2. Le processeur envoi l’adresse de la cellule, à travers un bus d’adresses. L’adresse sera

codée en binaire.

3. Le processeur envoi la donnée vers la cellule dont l’adresse est spécifiée dans l’étape
2, à travers un bus de données. La donnée est codée en binaire.

7
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

Les étapes de lecture depuis la RAM :

Envoyer une Commande

de lecture
0
Registe d’adresses 01010101
Envoyer l’adresse de la
@2 cellule

Registre de données 10

01010101 Lecture de la valeur de la

cellule @ 2

01010101

1. Le processeur envoi un ordre de lecture depuis la RAM, à travers un bus de

commande représenté par un seul bit 0.

2. Le processeur envoi l’adresse de la cellule, à travers un bus d’adresses. L’adresse

sera codée en binaire.

3. La donnée est lue à partir de la RAM et envoyée vers le CPU, à travers un bus de
données. La donnée est codée en binaire.

8
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

Circuit logique de la RAM

Dans la structure physique, chaque bit (=couple condensateur/ transistor) est lié à trois
types de lignes (= circuits), à savoir :

- ligne de données (pour lire ou écrire un bit)

- ligne de commande pour indiquer le type de la commande lecture ou écriture
- ligne de sélection permettant d’activer un bit.

Les étapes de lecture d’un bit

- envoyer le signal correspondant pour ordre de lecture ( bit= 1)
- sélectionner(ou activer) le bit (sélection = 1)
- Récupérer la donnée en sortie (récupérer le bit)

Les étapes de l’écriture d’un bit

- On met le bit à mémoriser sur la ligne de données.
- On positionne le signal de l’ordre d’écriture ( bit=0)
- On sélectionne le bit

Puce mémoire
Les bits sont réunis dans une puce mémoire
L’ensemble des cellules d’une puce mémoire a la forme d’une matrice carrée
- Les lignes de la matrice sont appelés lignes de mot (=lignes de sélection). Le Lignes de mot
servent à sélectionner les cellules à lire ou écrire.

- Les colonnes de la matrice sont appelés lignes de bits( = lignes de données). Les lignes de bits
servent à transporter les bits (=données).

9
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

Puce mémoire
Le décodeur prend en entrée n bits du bus d’adresses et génère 2n lignes de sélection, une
seule ligne sera activée.
Par exemple,
Si le bus d’adresses = 5 bits, alors le nombre de lignes de sélection est égal à 32.
Remarque :
Réellement le nombre des bits des adresses est plus grand que 8 bits. Dans ce cas deux
décodeurs sont utilisés.
Si n est le nombre de bits des adresses. Chaque décodeur prend en entrée n/2 bits
d’adresses et donne en sortie 2n/2 lignes de sélection.
Le nombre des points de l’intersection entre les lignes de sélection des deux décodeurs
représente le nombre total des cellules. Chaque point d’intersection est une cellule.
Etapes de la lecture d’une case mémoire (cellule)

1. Envoie de l’adresse (sur n bits ) vers un décodeur.

2. Le décodeur active une seule ligne de mot (ligne de sélection) parmi 2n
3. Tous les bits situés sur la ligne de mot activée sont envoyés sur les lignes de bit (=lignes de
données) correspondantes.

10
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024
Remarque : la ligne de mot (=ligne de sélection) dépend de l’adresse des cases
mémoires.

6. Segmentation de la RAM
La segmentation de la mémoire centrale sert à subdiviser la mémoire en plusieurs plages
en tailles égales.
La division se fait en découpant les adresses des cellules en deux parties, à savoir segment
et offset (nombre de décalage).

segments offset

00 00
00 01
Seg1
00 01
00 10
00 11
01 00
Seg2 01 01
01 10
01 11
10 00
10 01
Seg2
10 10
10 11

L’accès à une cellule, se fait en spécifiant le numéro de segment, puis le nombre de

décalage.
La segmentation permet d’accélérer l’accès aux cellules.
Par exemple, pour accéder à la troisième cellule, il suffit de spécifier le numéro du
segment Seg1, et le décalage de 2 (offset=2).
Pour accéder à la première cellule, il faut spécifier le numéro du segment Seg1, le
décalage de 0 (offset=0).

11
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

Le nombre des bits de segments peu varié. Par exemple, on peut donner 1 seul bit pour
représenter le segment, et les reste des bits pour représenter l’offset.

bit bit bit bit ........

Segment Offset

7. Les caractéristiques de la RAM

Les différentes caractéristiques de la RAM sont :
- La capacité : la taille maximale de la RAM. Elle est mesurée généralement en Go.
La capacité varie selon les traitements effectués. Par exemple, une taille de 4 Go est
suffisante pour des traitements simples tels que l’utilisation d’internet et des logiciels
de bureautique. Par contre, pour utiliser des jeux vidéo, au minimum il faut une
capacité de 8 Go.

- Le mot mémoire : la taille en termes de bits ou octets d’une cellule mémoire. Toutes
les cellules de la même RAM possèdent le même mot mémoire.

- Le débit (bande passante) (Go/s)

Représente la quantité de données que la mémoire peut transférer par unité de temps.
Débit=fréquence*largeur de bus de données
Un débit plus élevé permet une meilleure performance de traitement de grandes quantités des
données.
Exemple, le débit de DDR4 est environ égal à 25,6 Go/s
- La latence (timing) CAS Latency =(en nombre de cycles)
Est le temps écoulé entre le moment où la Ram reçoit une demande de lecture de données et le
moment où elle commence à les fournir. C’est-à-dire combien de temps la RAM prend pour
fournir les données au processeur.
La latence est importante pour mesurer la performance d’une RAM, mais n’est pas suffisante, elle
doit être considérée avec la bande passante de la RAM.

Plus la latence est courte, plus la RAM est plus performante.

Sur une barrette de RAM, la valeur de la latence est indiquée.
Exemple, CL18

12
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024
CL : Cas Latency
18 : 18 cycles

- Les canaux
Mullti-channel : Cette technique permet d’exploiter plusieurs barrettes de RAM simultanément
par le processeur. Au minimum, on parle de Dual Channel et au maximum 8 barrettes.
Mais il faut que ces barrettes aient les mêmes caractéristiques (même format, même type, même
fréquence, etc).
Exemple : Si une RAM permet de transmettre 20 GO, deux RAM permettent de transporter 40
GO.
- RAM ranks
Il y a deux types 1 RANK et Dual RANK.

La première et la deuxième barrette de haut vers le bas sont des barrettes avec 1 rank (single rank),
et la troisième barrette est dual rank.
Single rank : les données sont acheminées via un seul canal
Dual rank : les données sont acheminées séquentiellement via deux canaux.
Dual ranks améliore la latence par rapport la single rank.

13
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

- Le format
IL existe deux formats, à savoir DIMM (DUAL Inline Memory Model) et SO-DIMM
(Small Outilne Memory model).
Les DIMM sont plus grandes que les SO-DIMM et sont utilisés avec les ordinateurs, par
contre les SO-DIMM sont utilisés avec les pc portables.

- Le type des RAM

Evolution des types des RAM au cours du temps

14
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

- SRAM (Static Random Access Memory):

C’est une mémoire statique. Utilisée comme mémoires caches sur le processeur pour
stockées les instructions et les données fréquemment utilisées. Elle très rapide et son
rôle est d’accélérer les traitements du processeur. Contrairement à la DRAM, ce type
ne nécessite pas un rafraîchissement des données stockées. Le rafraîchissement a pour
but de maintenir les données et les garder, en évitant la fuite de la charge électronique
du condensateur. Les condensateurs sont rafraîchis périodiquement afin d’éviter la
perte des données. Les données sont maintenue et garder tant que il y a de
l’électricité.

- DRAM (Dynamic Random Access Memory) =RAM

C’est une mémoire qui stocke les données sous forme de charges électroniques dans
des condensateurs. La DRAM nécessite un rafraîchissement périodique pour assurer
l’intégrité des données stockées.

- SDRAM( Synchronous Dynamic Random Access Memory)

C’est une mémoire très rapide. Elle est bien synchronisée avec le fonctionnement du
processeur. Le temps d’attente pour lire à partir de cette mémoire ou écrire est
minime.

- DDR (Double Data Rate) :

C’est une mémoire qui augmente le débit en permettant de faire deux opération
d’écriture et/ou lecture dans un seul cycle. Elle est plus rapide que SDRAM.

15
 Enseignante : Dr. Raja Bellakhal
Cours architecture des ordinateurs – 3GA Année Universitaire : 2023/2024

Les différentes versions des DDR

Les différentes versions de DDR différent selon la vitesse de transfert des données et
la consommation d’énergie.

Par exemple, DDR3 offre une vitesse de transfert des données plus rapide (débit),
donc une fréquence plus élevée, en consommant moins d’énergie que DDR2.

Actuellement les machines sont en DDR4.

Le choix du type de la RAM à utiliser est lié au type de la carte mère et le type du processeur.
Exemple: DDR4
DDR4 :
- Fréquence : de 2133 Mhz à 4000 Mhz
- Capacité : de 4 GO à 128 GO
- Latence : de 34 à 39

Les critères pour choisir une RAM sont :

- Choisir le bon format (DIMM ou SO-DIMM)
- Choisir le dual channel
- Avoir un équilibre entre débit et latence
- Ne pas mélanger différents types de barattes de RAM
- La capacité au minimum 8 GO.

16