Com Indus Cours Part II Can
Com Indus Cours Part II Can
Com Indus Cours Part II Can
communication industrielle
A, UM5R
ARCHITECTURE, CONCEPTS , ET ELEMENTS DU BUS CAN
élément de module. Enfin Une liste non exhaustive de
I. INTRODUCTION références de publications sur le CAN termine le manuscrit.
RESEAU
2) L’interface dépendant du médium (MDI)
Filtrage d‟acceptation des messages L‟interface MDI définit les types et assignations de la
LLC Notification de surcharge connectique d‟un nœud au bus. Pour le bus CAN, plusieurs
Recouvrement des erreurs
types de connecteurs peuvent être utilisés (figure 3): le DB9, le
Encapsulation/Décapsulation bornier industriel, le M-12, ou encore le HE10. Les
LIAISON
Codage (bit stuffing destuffing) assignations des signaux aux broches des connecteurs
Arbitrage du bus
MAC
Détection, signalisation des erreurs couramment employés sont définis dans la table I.
acquittement des messages
Sérialisation/Dé-sérialisation
Bit timing
PCS Synchronisation
Codage/Décodage du bit
PHYSIQUE
Codec des niveaux logiques
PMA
Caractéristiques électriques
logiques et vis-versa. Le CAN définit deux états logiques : (i) TABLE III BIT TIMING
SEGMENT SIGLE MIN MAX
l‟état dominant qui correspond au niveau logique „0‟, et l‟état
SYNCHRONISATION SYNC_SEG 1 TQ 1 TQ
récessif correspondant au niveau logique „1‟. Ces deux états PROPAGATION PROP_SEG 1 TQ 8 TQ
sont interprétés en terme de la différence de tension entre les BUFFER PHASE1 PHASE_SEG1 1 TQ 8 TQ
lignes CANH et CANL du bus. Pour une alimentation de 5v BUFFER PHASE2 PHASE_SEG2 1 TQ 8 TQ
les états dominant et récessif d‟un bit CAN HIGH SPEED sont RE-SYNC.JUMP WIDTH SWJ 1 TQ 4TQ
c) Trame d’erreur
Chaque fois qu‟un nœud détecte une erreur il émet une
trame d‟erreur active ou bien passive composés d‟un champ
d‟erreur suivi d‟un délimiteur de 8 bits récessifs. En cas
d‟erreur active, les premiers 6 bits du champ d‟erreurs sont
forcés à l‟état dominant tandis que pour une erreur passive ces
Figure 5 Structures des trames de données standard et étendue 6 bits du champ d‟erreurs sont mis à l‟état récessif et par
conséquent peuvent être écrasés par des états dominant lors de
la détection d‟erreurs par d‟autres nœud du bus.
Draft 01, du 10 Novembre, 2015 4
Document support du cours de l’Elément 2 : systèmes de communication industrielle (2ème partie) du module Systèmes de commande et de 5
communication industrielle
d) Trame de surcharge :
Chaque fois qu‟un nœud est occupé, ou qu‟un bit dominant est 3) Gestion des erreurs
détecté lors de la séquence d‟intermission, il émet une trame Pour des fins de diagnostic du bus CAN, chaque nœud
de débordement composée un champs OVERFLOW dont les intègre deux compteurs d‟erreurs REC et TEC pour compter et
6premiers bits sont à l‟état dominant et d‟un délimiteur décompter ses erreurs de transmission. Selon les valeurs de ces
composé de 8bits récessifs. compteurs, un nœud émettant une trame d‟erreur peut avoir
trois états distincts dits modes d‟erreurs : (i) le mode d‟erreur
2) Technique d’arbitrage du bus; actif où le nœud présente peu de défaillances, (ii) le mode
La technique d‟arbitrage du CAN est celle du CSMA/CD d‟erreur passif où le nœud présente relativement beaucoup de
basé sur le concept de dominance, avec priorité intégrée à défaillances, et (iii) le mode BUS-OFF où le nœud est confiné
l‟identificateur de message CAN. Chaque fois qu‟un nœud lorsqu‟il présente trop de défaillances. La connexion du nœud
émet un bit de l‟identificateur de son message, il le compare ne peut être alors rétablie qu‟après réception par le nœud
avec la valeur lue sur le bus. Si les ces deux valeurs sont confiné de 127 trames de onze bits récessifs. Les transitions
identiques il continue d‟émettre, sinon il arrête. Le nœud ayant entre ces trois modes d‟erreur ainsi que les équations de mise à
la priorité maximale finit par gagner le bus. jour des compteurs du nœud émetteur d‟une trame d‟erreur
sont modélisées par le graphe de la figure 7.
Max(REC,TEC) ≤127