Rangkaian Logika Kombinasional

Rangkaian Logika Kombinasional Eka Maulana, ST, MT, MEng.  KOMBINASIONAL KOMBINASIONAL à memoryless  IX. RANGKAIAN LOGIKA KOMBINASIONAL PENDAHULUAN Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan hanya oleh masukkan eksternal saja. Suatu rangkaian diklasifikasikan sequential jika ia memiliki sifat keluarannya ditentukan oleh tidak hanya masukkan eksternal tetapi juga oleh kondisi sebelumnya.  Lanjutan……. Rangkaian Logika Kombinasional Sequential Sinkron/Clock mode Asinkron Fundamental Pulse mode Gambar Rangkaian Logika  MODEL RANGKAIAN KOMBINASIONAL I1 Rangkaian F1 t1 t1 I2 Logika F2 t2 Kombinasional t2 In (Komponen Fn t n tak ada Delay) t n Dengan : F1 = F1 (I1, I2,…In ; t1 = F1 setelah t1 F2 = F2 (I1, I2,…In ; t2 = F2 setelah t2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - Fn = Fn (I1, I2,…In ; tn = Fn setelah tn  Lanjutan …….. F ( kapital ) = Sinyal steady state dengan asumsi tidak ada delay. t ( kecil ) = Sifat dinamis dari sinyal yang dapat berubah selama interval waktu t.  B. PROSEDUR PERANCANGAN a. Pokok permasalahan sudah ditentukan yaitu jumlah input yang dibutuhkan serta jumlah output yang tertentu. b. Susun kedalam tabel kebenaran (Truth Table). Kondisi don’t care dapat diikut sertakan apabila tidak mempengaruhi output.  C. DECODER Decoder adalah rangkaian kombinasi yang akan memilih salah satu keluaran sesuai dengan konfigurasi input. Decoder memiliki n input dan 2n output. Blok Diagram Decoder. IO YO I1 Decoder Y1 In n to 2n Y (2n-1)  Lanjutan …….. Untuk Decoder 2 to 4 IO YO Decoder Y1 I1 n to 2n Y2 Y3  Lanjutan ……. Tabel Kebenaran IO I1 YO Y1 Y2 Y3 O O 1 O O O O 1 O 1 O O 1 O O O 1 O 1 1 O O O 1  RANGKAIAN LOGIKA I0 Y0 Y1 I1 Y2 Y3  Untuk merancang rangkaian kombinasional dapat digunakan Decoder dan eksternal OR gate (rangkaian kombinasi n - input dan m– output dapat diimplementasikan dengan n to 2n line decoder dan m – OR gate). Contoh. Implementasikan suatu Full Adder dengan memakai Decoder dan 2 gerbang OR Jawab : Sum = A B Cin = Σ 1,2,4,7 Carry out = (A B) Cin + AB = Σ 3,5,6,7  Lanjutan….. Gambar Rangkaian Logika Cin A Decoder 3 to 8 B  Y 0 Sum Y 1 Y2 Y 3 Y4 Y5 Y6 Carry out Y7  CONTOH PERANCANGAN DECODER Rancang BCD to Desimal Decoder untuk mengubah BCD ke seven segment ? Catatan : Seven Segment. a f b g e c d  D. ENCODER Encoder adalah rangkaian kombinasi yang merupakan kebalikan dari Decoder yaitu manghasilkan output kode biner yang berkorespondensi dengan nilai input. Encoder memiliki 2n input dan n output. Tabel kebenaran Encoder 4 to 2 INPUT OUTPUT I0 I1 I2 I3 X Y 1 0 0 0 0 0 X = I2 + I3 0 1 0 0 0 1 Y = I1 + I3 0 0 1 0 1 0 0 0 0 1 1 1  E. MULTIPLEXER ( MUX ) Blok Diagram Logika Mux. 0 1 Mux Input Data N x 1 n  Output A B Select / address  PROSEDUR PERANCANGAN RANGKAIAN KOMBINASIONAL DENGAN MUX Buat tabel kebenaran sesuai dengan kondisi input dan output serta nomor Mintermnya. Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input sebagai address/selector. Buat tabel Implementasi dan lingkari nomor Mintermnya yang sesuai dengan outputnya. Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah 1 dan sebaliknya input Mux adalah berlogika 0 Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang sama, maka input Mux akan berlogika sesuai dengan baris persamaan pada variabel yang diberikan.  Contoh ! Implementasikan F(ABC) = Σ1,3,5,6 dengan Mux (4x 1). Jawab: Tabel Kebenaran. Minterm I N P U T O U T P U T A B C F 0 0 0 0 0 1 0 0 1 1 2 0 1 0 0 3 0 1 1 1 4 1 0 0 0 5 1 0 1 1 6 1 1 0 1 7 1 1 1 0  Lanjutan……… Catatan. Input Variabel A diambil sebagai data sedangkan B dan C sebagai address. Tabel Implementasi. I0 I1 I2 I3 0 1 0 1 A A 0 1 1 0 0 1 A A  GAMBAR RANGKAIAN LOGIKA I I0 I1 Mux F A  I2 4 X 1 I3 B C  DEMULTIPLEXER (DEMUX) Blok Diagram Logika DEMUX DEMUX Y0 I Y1 Input 1 x (n + 1) Y n B Select/address  RANGKAIAN LOGIKA KOMBINASIONAL ADDER Manipulasi matematika seperti menjumlah,mengurang,mengali dan membagi dapat dilakukan dengan logika penjumlahan.  HALF ADDER ( HA ) Tabel kebenaran I N P U T O U T P U T A B S (Sum) C (Carry) 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 Simbol Half Adder A S Dimana : A HA B + B C C S  Lanjutan……. Persamaan output Untuk Sum B’ B A’ 0 1 A 1 0 S = AB’ + A’B = A B Untuk Carry B’ B A’ 0 0 A 0 1 C = AB  Lanjutan …….. Rangkaian Logika A S B C  FULL ADDER Tabel Kebenaran. I N P U T O U T P U T A B Cin S (Sum) Co (Carry out) 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1  Lanjutan …….. Simbol Full Adder A S B  F A Cin Co Cin A B + Co S  Persamaan Output (Metode Minterm) = A’B’Cin + ABCin’ + AB’Cin’ + ABCin A’ (B’Cin + BCin’) + A (B’Cin’ + BCin) A’ (B Cin) + A (B Cin)’ A B Cin Co = A’BCin + AB’Cin + ABCin’ +ABCin Cin (A’B + AB’) + AB (Cin’ + Cin) Cin (A B) + AB  Gambar Rangkaian Logika Cin S A Co B  Lanjutan …….. Atau Cin S HA A HA Co B  dan Borrow 1 B. SUBTRACTOR Untuk memahami azas – azas rangkaian pengurang (subtractor) kita ikuti aturan pengurangan biner sebagai berikut : Half Subtractor (HS). A – B = D (Difference). B (Borrow) 0 – 0 = 0 0 – 1 = 1 1 – 0 = 1 1 – 1 = 0  Lanjutan …… Aturan tersebut kita nyatakan dalam tabel kebenaran. I N P U T O U T P U T A B DI BO A 0 0 0 0 0 1 1 1 B + Bo DI 1 0 1 0 1 1 0 0  Lanjutan …… Simbol Half Subtractor (HS) A DI HS B Bo Persamaan output. Untuk DI = A’B + A’B = A + B Bo = A’ B  RANGKAIAN LOGIKA HS A DI B BO  FULL SUBTRACTOR Tabel kebenaran I N P U T O U T P U T A B BO (i) DI BO (o) 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1  A B BO (i) BO (o) DI -  Lanjutan ……… Simbol Full Subtractor (FS) BO (i) DI A FS B BO (o)  RANGKAIAN LOGIKA FULL SUBTRACTOR BO (i) DI A B BO (o)  Lanjutan……. Atau BO (i) DI HS A B HS BO (o)  C. COMPARATOR Adalah suatu rangkaian kombinasi yang berfungsi sebagai pembanding 2 variabel dengan multi bit. Gambar Blok Diagram Comparator A A>B Comparator A<B A=B B  CONTOH. Rancang rangkaian kombinasi sebagai Comparator untuk membandingkan A dan B yang terdiri dari 1 bit. Jawab. Tabel kebenaran. I N P U T O U T P U T A B A > B A < B A = B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1  Lanjutan …….. Persamaan Boolean F (A > B) = AB’ F (A < B) = A’B F (A = B) = (AB)’ + AB = (A + B)’  Lanjutan ……. Rangkaian Logika A A>B B  A<B A=B Tugas. Rancang dengan Comparator untuk membandingkan A dan B yang masing – masing variabel terdiri dari 2 bit