Pregunta 1

Ejercicio:
Finalizado

Puntúa como
1,0 Esta arquitectura debe ser capaz de insertar un dato externo(i_external_data) cuando  llegue una flag en 1
(i_select_external_data),

para este esquema se necesita sobreescribir el dato de entrada (i_data) con i_external_data cuando este en 1
i_select_external_data,
se debe sobreescribir todo i_data en ese instante.Tener en cuenta que el paralelismo de i_data es 160 bits y del
dato externo es 40 bits.

Por lo tanto se debe tener a la salida (o_data) el dato externo repetido en los 160 bits de salida.

Se da todo el código escrito, buscar cual seria el problema de este módulo y escribir como corresponde la
porción/parte del código

que está mal, y buscar una posible indeterminación, dado que está sacando “X” a la salida.

module data_regenerated
#(  // PARAMETERS.
    parameter                            NB_DATA                 =   160,

    parameter                            NB_EXTERNAL_DATA        =   40,

)

(
    // INPUTS.

    output wire  [NB_DATA-1:0]           o_data,

    input  wire  [NB_EXTERNAL_DATA-1:0]  i_external_data,

    input  wire  [NB_DATA-1:0]           i_data,

    input  wire                          i_select_external_data

);

reg              [NB_DATA-1:0            regenerated_data;

always @(*)
begin : regenerated_data

    if( i_select_external_data )
        regenerated_data[NB_EXTERNAL_DATA - 1 -: 0 ] = i_external_data[NB_EXTERNAL_DATA -1 -: 0];

end//regenerated_data

assign o_data = regenerated_data;

endmodule//data_regenerated

module data_regenerated

#( // PARAMETERS.

parameter NB_DATA = 160,

parameter NB_EXTERNAL_DATA = 40,

parameter N=4 //para llegar a los 160

)
Pregunta 2
Qué relación tiene el aumento del rendimiento del microprocesador debido a los avances de la micro-arquitectura con la
Finalizado
complejidad
Puntúa como
1,0
La relacion con el aumento de rendimiento y la complejidad se relaciona con el aumento de los cores del
microprocesador. la grafica en la cual estudiamos, vemos la relacion entre consumo y potencia para 1,2 y 8
procesadores de cores simple y cores complejos.
para un core simple y complejo hay la misma relacion consumo/potencia, pero esta relacion se dispara cada vez mas
para procesadores de cores complejos ya q consumen mas potencia, en cambio para por ejemplo 4 cores complejos

Pregunta 3
1. Calcular la máxima frecuencia de operación del siguiente circuito teniendo en cuenta:
Finalizado

Puntúa como Tsetup = 2ns

1,0
Tand  = 5.5ns
Tor   = 4.5ns
Tbuffer = 35 ps

Tclock>Tand + Tor+Tsetup-Tbuffer
5.5ns + 4.5ns + 2ns - 0.035ns (35ps)=
11.965ns --> f=1/t= 83577099.874634 Hz
83.577 Mhz MALLLL
Pregunta 4
Describa en Verilog un circuito que realice el “swap” entre 2 registros. Realice dos implementaciones: Una
Finalizado
utilizando un registro ‘temporal’ o ‘auxiliar’ y otra sin utilizar un registro ‘temporal’ o ‘auxiliar’. 
Puntúa como
1,0

//usando registros temporales

reg [7:0] a;
reg [7:0] b;
reg [7:0] temporal;

Pregunta 5
Como soluciona el hecho que  el delay global de interconexión sin repiter aumenta cuando disminuye  el tamaño de la
Finalizado
juntura
Puntúa como
1,0

utilizando repetidores, estos solucionan el tema del delay, en el grafico estudiado se ve como este ayuda a mejorar
notablemente las interconexiones

Pregunta 6 En el predictor de salto de dos niveles, diga: cuando hace la predicción, cuando actualiza el predictor
Finalizado

Puntúa como
1,0
la prediccion se hace cuando por ejemplo el último salto no fue tomado y se elige el primer predictor (NT), pero es una
predicción errónea, ya que debe tomarse. Se actualiza el predictor cuando fallo, quedando T/NT.

Pregunta 7
De un ejemplo donde con una mejora en la micro arquitectura se obtiene una mejora en la performance
Finalizado

Puntúa como
1,0
la implementacion de mas transitores por unidad de area (moore), hace q nuestro procesador tenga mas rendimiento

Pregunta 8
Que entiende por intervalo de inicialización (no confunda con latencia de uso)
Sin contestar

Puntúa como
1,0
Pregunta 9 En un procesador segmentado (pipeline) porque se deba vaciar el pipeline para atender una interrupción
Finalizado

Puntúa como porque la interrrupcion debe ser atendida, y es necesario salvar el contexto (PC, registros usados y la memoria del
1,0 programa), una vez atendida dicha interrupcion, se recupera ese contexto y retornamos dicha ejercucion del pipeline

Pregunta 10 Que características del pipeline facilitan el control segmentado

Finalizado

Puntúa como
1,0

la ventaja del control segmentado en un procesador es poder dividir el procesador en etapas, en la cual el procesador
en un momento dado y gracias a la multisegmentacion de las intrucciones, permite en un pipeline ejecutar diferentes
instrucciones en paralelos (siempre y cuando no haya riesgos, que es un tema aparte)

Pregunta 11
En un procesador multi-ciclo porque el tiempo resultante de la sumo de los ciclos necesarios para un Load es mayor que
Finalizado
el tiempo del Load en un mono-ciclo
Puntúa como
1,0

en el load para multiciclo, tenemos q cumplir con las 5 etapas de esta instruccion (IF,ID,EX,MEM y WB)

Pregunta 12
Entre las técnicas estáticas para explotar ILP está el Desenrollado de bucles, explique ventajas y desventajas
Finalizado

Puntúa como
1,0
ventajas: reduce cantidad de saltos y mejor planificacion
desventajas: mas registros a usar, mas iteraciones, mayor tamaño de codigo y mas usos de registros

Pregunta 13
Que es la técnica de  Resizing adaptivo
Sin contestar

Puntúa como
1,0

Pregunta 14 Describir la diferencia entre una FPGA y un CPLD.

Finalizado

Puntúa como CPLD: compuestos por bloques PLD interconectables entre ellos, usa EEPROM, arquitectura menos complejas
1,0

FPGA: compeustos por bloques logicos,usa RAM, arquitectura mas complejas

Pregunta 15  Explique la diferencia entre asignaciones bloqueantes y no bloqueantes. En qué situaciones se utiliza cada una.
Finalizado

Puntúa como
1,0
asign Bloq: (=) realiza las asignaciones en el orden q aparecen y hasta que se haya completado la anterior
asig no Blo: (<=): asignaciones en paralelo y para logica secuencial

la 1ra se usa siempre para logica comb y secuencial en el mismo bloque y en logica secuencial solo s eusa la 2da.
para log combinacional en bloq always se usa la 1ra

Pregunta 16
Si la fracción de paralelismo en un sistema es del 50% cuanto seria la mejora máxima a obtener en el sistema
Finalizado
paralelizado
Puntúa como
1,0

50% mas

Pregunta 17
Explique el consumo de potencia que se produce por Fugas ( gate leakage)
Finalizado

Puntúa como
1,0
es parte del consumo estatico y es causado principalmente por los dispositivos conectados a
los capacitores (transistores y diodos). Un capacitor queda cargado y luego drena su
corriente.

Pregunta 18
En el código porque hay riesgos de datos (pipeline de 5 etapas)
Finalizado
lw           r1,0(r2)
Puntúa como
1,0 sub         r4,r1,r3

porque el dato que necesita la inst sub se carga en la cuarta del la instr load

Pregunta 19
. Que diferencia (en la lógica sintetizada) resulta de implementar un multiplexor de multiples entradas (considere
Finalizado
mas de 2)  con:
Puntúa como
1,0 1. Un bloque case.
2. Sentencias if-else.

la implementacion de un if else, se realiza con la cantidad necesaria de multiplexores , quedando una "cascada" de
multiplexores, en cambio usando case, utilizamos para cada caso una entrada al multiplexor
Pregunta 20
1. Explique en ambos casos cuál será la salida del sintetizador y haga un diagrama de lo sintetizado:
Finalizado

Puntúa como 1.
1,0
always @(a or b or c or sel)
begin
    case (sel)
        2'b00: out = a;
        2'b01: out = b;
        2'b10: out = c;
    endcase
end
1.

always @(a or b or sel)

begin
    case (sel)
        2'b00: out = a;
        2'b01: out = b;
        2'b10: out = c;
        2'b11: out = 0;
    endcase
end

a-------------| M |

b-------------| U | --------------output
c-------------| X |

                       |
                     sel

(de acuerdo al valor de sel, se tiene los valores de salida)

///////////////////////////////////////////////////////////////////////////////////////////

a-------------| M |
b-------------| U | --------------output

c-------------| X |
0-------------|    |

                       |
                     sel

◄ Video - Respuesta a la Consulta Ir a... tema 4 mas ILP Arquitectura 2020 ►