Chapitre II: Les Mémoires À Semi-Conducteur
Chapitre II: Les Mémoires À Semi-Conducteur
Chapitre II: Les Mémoires À Semi-Conducteur
• Le format des données : c’est le nombre de bits que l’on peut mémoriser par case mémoire.
On dit aussi que c’est la largeur du mot mémorisable (8 bits, 16 bits, 32 bits ou 64 bits).
• Le temps d’accès : c’est le temps qui s'écoule entre l'instant où a été lancée une opération de
lecture/écriture en mémoire et l'instant où la première information est disponible sur le bus
de données.
• Le temps de cycle : il représente l'intervalle minimum qui doit séparer deux demandes
successives de lecture ou d'écriture.
• Le débit : c’est le nombre maximum d'informations lues ou écrites par seconde.
II.3.1.3. CD-ROM/DVD
Le CD Rom (Compact Disc Read Only Memory) est un disque optique, pareil à un compact
disque de musique qui permet l'utilisation de 650 Mo à 800 Mo une seule fois. C'est un faisceau
laser, projeté contre le plateau inférieur du disque, qui permet de lire les données inscrites.
La vitesse du lecteur CD-ROM est exprimée par un multiple (théorique) de la vitesse de lecture
maximale du premier lecteur CD-ROM, qui atteignait 150Ko par seconde. Le DVD-ROM
(Digital Versatil Disk) peut contenir jusqu'à 17Go de données.
alimentées par la connexion USB. Elles sont moins fragiles que les CD et DVD.
Commercialisées au format USB 2.0, elles sont relativement standardisées mais certaines
demandent l'installation d'un pilote. En 2008, la capacité d'une clé USB varie de quelques
mégaoctets à 32 Go. Les plus courantes ont une capacité de 1, 2, 4 Go. On trouve des mini
disques durs affichant des capacités encore plus importantes pour des prix plus raisonnables. Ils
sont aussi alimentés par le bus USB. La vitesse de transfert de données est généralement
meilleure, mais les temps d'accès sont plus longs. Ils sont aussi un peu plus fragiles et peuvent
chauffer en cas d'utilisation intensive. De plus, leur taille est légèrement plus grande mais elles
tiennent toujours facilement dans la poche.
• ROM: le contenu est initialisé au moment de la fabrication et ne peut plus être modifie
• PROM : (Programmable ROM) ou OTP ROM (One-Time Programmable ROM): le contenu
peut être modifie une fois par l'utilisateur, à l'aide d'un équipement spécialisé.
• EPROM : (Erasable PROM): le contenu peut être efface et modifie plusieurs fois:
– UV EPROM: le contenu est effacé par des rayons ultra-violets (plusieurs minutes).
– EEPROM: (Electrically EPROM): le contenu est effacé électriquement (quelques ms).
– Flash: le contenu est effacé électriquement et plus rapidement que sur les EEPROM.
2)) des jeux vidéo d’anciennes générations ; à cause de sa faible capacité de stockage. (la
mémoire morte a été remplacée par les CDROM et les DVD pour le stockage des jeux vidéo).
II.3.2.2. Les Mémoires RAM :
Elles sont des mémoires dans lesquelles on peut écrire ou lire des données en un temps très
court (ce n’est pas le cas des ROM). Cependant ces mémoires ne sont pas permanentes donc
volatiles une fois la tension d’alimentation coupée. Elles sont utilisées pour stocker
temporairement des programmes et des données au cours de l’exécution d’un programme. On
distingue deux types RAM : SRAM et DRAM :
i) SRAM : Elles sont des mémoires qui gardent leur contenu en utilisant des transistors. Dans
une mémoire RAM statique, chaque bit d'information est mémorisé dans une bascule à
transistors qui nécessite au moins deux transistors. En réalité, pour que cette bascule soit
adressable, le schéma de chaque cellule mémoire se complique un peu et se présente comme
indiquée dans Figure II-4
Elle est constituée d'un transistor MOS et du condensateur de mémorisation C qui est en réalité
la capacité parasite du transistor. La résistance R en série dans le circuit drain est en réalité
constituée par un second transistor MOS dont la grille et la source sont reliées comme le montre
la figure 5-b. Une cellule de mémoire RAM dynamique nécessite donc en réalité deux
transistors, soit trois fois moins qu'une cellule de mémoire RAM statique. Cette simplicité
permet d'atteindre des densités d'intégration assez élevées sur les surfaces restreintes.
l’on effectue avec la mémoire (lecture/écriture) et une entrée de sélection qui permet de
mettre les entrées/sorties du boîtier en haute impédance.
On peut donc schématiser un circuit mémoire par la figure 6 où l’on peut distinguer :
1. Une ou plusieurs broches pour les données (nommées généralement D0, D1,···,Dk−1).
2. Un bus d’adresses. La capacité de la mémoire doit être égale à 2 largeur du bus (A0, A1,···,AN-1).
3. Une ou plusieurs broches pour sélectionner le boıtier. Ces broches sont généralement
nommées CS0,CS1,··· (Chip Select) ou bien CE0,CE1,···(Chip Enable). Si le boıtier n’est pas
sélectionné, le bus de données reste à l’état haut impédance.
4. Des broches de commande comme par exemple l’autorisation de lecture ou d’écriture. Ce
signal peut exister sous la forme d’une seule broche, le signal de lecture/écriture R/ ̅
(Read/Write) qui vaut 1 en lecture et 0 en écriture, ou bien de deux broches, le signal d’écriture
WE (Write Enable) et le signal d’autorisation de lecture ̅̅̅̅ (Output Enable).
En fait, quand la capacité augmente le nombre de portes utilisées pour réaliser le décodeur
devient beaucoup trop élevé. On utilise donc, une organisation matricielle pour ranger les
éléments de stockage et deux décodeurs d’adresses : un décodeur de lignes et un autre de
colonnes. Les drivers sont des éléments qui gardent la stabilité des tensions et des courants.
Cependant, en informatique, on représente une mémoire comme suit (voir Figure II-7):
L’entrée de sélection CS (actif à 0) est issue d’un décodeur d’adresses qui fournit une zone
d’adresses de 1K différente pour chaque boıtier selon le tableau suivant :
Pour une case mémoire donnée, on active le CS de la mémoire concerné =⇒ nécessite d’une
logique de commande de CS. Cependant, A10 et A11 permettent de sélectionner les boıtiers
mémoires (1, 2 ou 3). Si on utilise un décodeur 2 vers 4 avec sortie active à 0 et on suppose que
M1=M2=M3 = 1K mots×8 bits (8 lignes de données), le câblage est donc (Voir Figure II-10):
Remarque : Les mémoires 3K mots, 5K mots n’existe pas comme circuit intégré mais
comme plan mémoire (Association des boıtiers des mémoires en verticale).
II.6.2. Expansion en taille du mot
La largeur du bus de données est généralement de 4, 8, 16, 32 ou 64 bits ce qui ne correspond
pas forcement à la largeur du mot de données des mémoires disponibles. Si on veut augmenter la
taille du mot d’une mémoire, il faut mettre en parallèle un certain nombre de boıtiers, les signaux
d’adresses, de sélection et de lecture/ écriture étant mis en commun. La largeur du mot est alors
égale au nombre de bits de données de la mémoire utilisée multiplié par le nombre de boıtiers
mis en parallèle. Figure II-11 réalise une mémoire 1K×12 bits avec 3 boıtiers 1K×4 bits.
o Remarque : Les deux types d’expansion peuvent être utilisés simultanément pour
étendre la capacité et la largeur du mot.
Solution d’Exercice 1 :
Il y’a 65536 possibilités par pixel⇒ log2(65536) = log2(216) = ln (65536)/ln(2)=16
⇒ Il faut 16 bits (i.e., 2 octets) pour coder chaque pixel.
Nombre totale de pixel dans l’écran est 1280×1024 = 1310720 pixels.
Nombre totale de bit dans l’écran est = 1280×1024×16= 20971520 bits.
La taille de la mémoire (en mégaoctets) occupée par une page d'écran :
Nombre totale de octets dans l’écran est = 20971520 bits/(8 bit)= 2621440 octets ⇒
2621440 octets /(220)= 2.5 Mo.⇒ Il faut 2.5 Mo pour représenter le contenu d’une page´ écran.
Exercice 2 :
Soit une mémoire à la capacité de 16 k × 32.
1- Donner le nombre de bits pour chaque mot.
2- Indiquer le nombre de mots qu’elle peut stoker.
3- Donner le nombre de cellules (cases) contenues dans la mémoire.
4- Indiquer le nombre total d’adresses différentes.
Solution d’Exercice 2:
Pour une mémoire à la capacité de 16 k × 32.
1- Le nombre de bits pour chaque mot est donné 32 bits.
2- Le nombre de mots qu’elle peut stoker est = 16× 210=16 ×1024 = 16384 mots de 32 bits.
3- Le nombre de cellules contenues dans la mémoire est = 16384×32 = 524 288 bits (cases).
4- Le nombre total d’adresses différentes est 16× 210 = 16384 adresses différentes.
Exercice 3 :
Une mémoire stocke 8 K mots de 16 bits.
1- Combien de lignes de sortie de données et de lignes d’adresses doit-elle comporter?
2- Quelle est sa capacité en octets?
Solution d’Exercice 3:
Exercice 4:
On désigne une mémoire de 2K×8 bits.
1- Combien de mot peut-on mémoriser dans cette mémoire?
2- Combien de bits pourra-t-on mémoriser au total ?
3- Combien de fils d’adresse seront nécessaire?
Solution d’Exercice 4:
On désigne une mémoire de 2K×8 bits.
1- Le nombre de mot on peut mémoriser dans cette mémoire est = 2×210 =2048 mots.
2- Le nombre totale de bit de cette mémoire est = 2×210× 8= 16384 bits.
3- Le nombre de fils d’adresse seront nécessaire est = 11 = ln(2×210)/ln(2).
Exercice 5 :
On a plusieurs RAM (M1) ayant une capacité de 2 Mbits avec un bus de donnée de 4 bits, une
entrée CS et une entrée WE. On désire réaliser une RAM (M2) ayant une capacité de 4 Mbits.
Les bus de Commande et de donnée des deux RAM sont identiques.
1- Calculez la taille des bus d’adresse des deux types de RAM.
2- Quel type d’assemblage doit-on réaliser?
3- Donnez le schéma de câblage.
4- Quelle mémoire M1 est active lors de la lecture à l’adresse 51510?
5- Quelle mémoire M1 est active lors de l’écriture à l’adresse 9A84416?
Solution d’Exercice 5:
On a plusieurs RAM (M1) ayant une capacité de 2 Mbits avec un bus de donnée de 4 bits, une
entrée CS et une entrée WE. On désire réaliser une RAM (M2) ayant une capacité de 4 Mbits.
Les bus de Commande et de donnée des deux RAM sont identiques.
Le type d’assemblage on doit réaliser est de mettre deux boitiers de M1 en série avec CS diffèrent via un décodeur
3- le schéma de câblage :
B1 0 0 ……………… 0 → 0 1 ……………… 1 0 0 0 0 0 → 7 F F F F
B2 1 0 ……………… 0 → 1 1 ……………… 1 8 0 0 0 0 → F F F F F