3-7 Maquinas de Estados

Titulación: Ingeniería Informática
Asignatura: Fundamentos de Computadores
Bloque 3: Sistemas secuenciales

Tema 7: Máquinas finitas de estados
Pablo Huerta Pellitero

Luis Rincón Córcoles
Máquinas finitas de estados
ÍNDICE
• Bibliografía
• Introducción
• Tipos de máquinas finitas de estados
• Síntesis de máquinas finitas de estados
§ Síntesis de máquinas de Mealy
§ Síntesis de máquinas de Moore
• Análisis de máquinas finitas de estados
§ Análisis de máquinas de Mealy
§ Análisis de máquinas de Moore
2
BIBLIOGRAFÍA
• Román Hermida, Ana Mº del Corral, Enric Pastor, Fermín Sánchez

“Fundamentos de Computadores” , cap 3
Editorial Síntesis
• Daniel D. Gajski
“Principios de Diseño Digital”, cap 5
Editorial Prentice Hall
• M. Morris Mano
“Diseño Digital”, cap 4,5
Editorial Prentice Hall
3
INTRODUCCIÓN
• En los sistemas combinacionales la salida Z en un determinado instante de
tiempo ti sólo depende de X en ese mismo instante de tiempo ti, es decir
que no tienen capacidad de memoria y que se puede obviar la variable de
tiempo t
Z(t) = F(X(t)) ⇒ Z = F(X)
• En los sistemas secuenciales la salida Z en un determinado instante de

tiempo ti depende de X en ese mismo instante de tiempo ti y en todos
los instantes temporales anteriores ¿capacidad ∞ de memoria? No,
todas las secuencias se resumen en un número finito de estados (FSM:
máquina finita de estados)
Z(t) = G(X(t), S(t)) - Salida

Realimentación
S(t+1) = H(X(t), S(t)) - Cambio de estado
4
INTRODUCCIÓN
• Un sistema secuencial dispone de elementos de memoria cuyo contenido
puede cambiar a lo largo del tiempo. Estos elementos de memoria
determinan el estado del sistema.
• Los sistemas secuenciales suelen tener una señal que inicia los elementos
de memoria con un valor determinado: señal de inicio (reset).
§ La señal de inicio determina el estado del sistema en el momento del
arranque (normalmente pone toda la memoria a cero).
• La salida en un instante concreto viene dada por la entrada y por el estado
del sistema.
• El estado actual del sistema, junto con la entrada, determinará el estado
en el instante siguiente ⇒ realimentación.
5
INTRODUCCIÓN
• Ejemplo: sistema secuencial que recibe datos a través de una entrada de 1 bit e
indica si ha recibido un número impar de 1s.
Sistema 1 si ha llegado un nº impar de 1s

X Z Z=
secuencial
0 en caso contrario
Ejemplo de secuencia:
En t=0, condición inicial, hay 0 1s lo que significa un número par de 1s
0 0
t: 0 1 2 3 4 5 6 7 8 9 10 ...
S: P P P I P I I I I I P ...
X: 0 0 1 1 1 0 0 0 0 1 0 ... 1
Inicio
S+1: P P I P I I I I I P P ... PAR 1 IMPAR
Z: 0 0 1 0 1 1 1 1 1 0 0 ...
En cualquier instante de tiempo sólo hay dos posibles clases de secuencias, las que han
recibido un nº par o un nº impar de 1s, esto significa que todos los datos recibidos se pueden
clasificar en dos clases o estados (S): PAR e IMPAR. Por tanto, es una Máquina Finita de
Estados (FSM).
6
SINCRONISMO EN MÁQUINAS DE ESTADOS

• Existen dos tipos de sistemas secuenciales: asíncronos y síncronos.
§ Los asíncronos son sistemas secuenciales que pueden cambiar de estado en
cualquier instante de tiempo en función de cambios en las señales de entrada.
§ Los síncronos son sistemas secuenciales que sólo pueden cambiar de estado
en determinados instantes de tiempos, es decir, están “sincronizados” con una
señal que indica dicho instante y que se conoce como señal de reloj (Clk), sin
importar si las señales de entrada han cambiado o no. Debido a su peso
específico en el diseño sólo consideraremos los secuenciales síncronos.
Nivel alto
Clk
Nivel bajo
Flanco Flanco
de subida de bajada
Ciclo de reloj
7
ÍNDICE
• Bibliografía
• Introducción
8
TIPOS DE MÁQUINAS FINITAS DE ESTADOS
X(t): entrada actual

Z(t): salida actual
S(t): estado actual
S(t+1): estado próximo
Las FSM constan de:

• Un conjunto de entradas X ∈ {X0,X1,...,Xk-1}
• Un conjunto de salidas Z ∈ {Z0,Z1,...,Zm-1}
Tipos de FSM:
• Un conjunto de estados S ∈ {S0,S1,...,Sn-1}
• Mealy
• Una función de transición S(t+1) = H(X(t),S(t))
• Moore
• Una función de salida Z(t) = G(X(t),S(t))
9
MÁQUINAS FINITAS DE ESTADOS: MEALY
• FSM tipo Mealy:

§ El próximo estado del sistema se genera a través de la función de transición de
estados H que genera el próximo estado (NS), y que actúa en función del estado
actual del sistema (S) y de las entradas presentes (X).
§ La función de salida (G) se genera a partir del estado actual del sistema (S) y de los
valores actuales de las entradas (X).
Funciones
de salida Z Salidas
Entradas Funciones
X G externas
externas de cambio S+1 Elementos S
de estado de
H Z memoria
(NS)
Clk, reset, set
Realimentación
10
MÁQUINAS FINITAS DE ESTADOS: MOORE

• FSM tipo Moore (caso particular de Mealy):
§ El próximo estado del sistema se genera, como en las máquinas de Mealy, a través
de la función de transición de estados H que genera el próximo estado (NS), y que
actúa en función del estado del sistema (S) y de los valores de las entradas (X).
§ La función de salida (G) se genera, a diferencia de las máquinas de Mealy,
exclusivamente en función del estado actual del sistema (S), sin importar el valor de
las entradas.
Entradas Funciones
X de cambio Elementos Funciones
externas S+1 S
de estado de de salida Z Salidas
H G externas
Z memoria
(NS)
Clk, reset, set
Realimentación
11
MÁQUINAS FINITAS DE ESTADOS: MEALY Y MOORE
Máquina
de Mealy Funciones
de salida Z Salidas
Entradas Funciones
X G externas
externas de cambio S+1 Elementos S
de estado de
H Z memoria
(NS)
Clk, reset, set
Máquina Realimentación
de Moore
Entradas Funciones
X de cambio Elementos Funciones
externas S+1 S
de estado de de salida Z Salidas
H G externas
Z memoria
(NS)
Clk, reset, set
Realimentación 12
ÍNDICE
• Bibliografía
• Introducción
13
SÍNTESIS DE MÁQUINAS FINITAS DE ESTADOS

Especificación
Diagrama de transición de
estados
Representación formal
Tabla de transiciones y salidas
Minimización de estados
Codificación binaria de entradas,

estados y salidas
Elección de los elementos de

memoria
Simplificación de las funciones

de transición y salida
Síntesis de las funciones de

próximo estado y salida
14
SÍNTESIS DE FSM: ESPECIFICACIÓN

Veremos los pasos de diseño a partir de un ejemplo.
Especificación de un sistema secuencial

Diseñar un sistema secuencial con una entrada serie que detecte si los tres
últimos datos de recibidos coinciden con la secuencia abb.
Sistema X ∈ {a,b}
X Z
secuencial Z ∈ {p, q}
q si los tres últimos datos recibidos son abb

Z=
p en caso contrario
Después de la especificación del sistema secuencial, el siguiente paso es

representarlo formalmente. 15
SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MEALY

• La representación formal de un sistema secuencial se suele hacer en
forma de tabla de estados y salidas o diagrama de estados. Ambas son
formas equivalentes.
Diagrama de estados Tabla de estados y salidas
Estado Entrada actual

Entrada X(t) / Salida Z(t) actual
X0 X1 … Xm
S0 S0,0/Z0,0 S0,1/Z0,1 … S0,m/Z0,m
S1 S1,0/Z1,0 S1,1/Z1,1 … S1,m/Z1,m
Estado S(t) Estado S(t+1)
… … … … …
Sn Sn,0/Zn,0 Sn,1/Zn,1 … Sn,m/Zn,m
Estado siguiente / Salida
16
SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MEALY

• Ejemplo: Diagrama de estados del caso propuesto.
X ∈ {a, b} Sistema
 q si los últimos tres datos son : abb
X Z = 
Z ∈ {p, q} secuencial
 p caso contrario

a/p
b/p
actual
b/p a b
a/p
S2 S0 S1/p S0/p
S1 a/p
S0
S1 S1/p S2/p
S2 S1/p S0/q
b/q Estado siguiente /

Inicio Salida
17
SÍNTESIS DE FSM: CODIFICACIÓN BINARIA - MEALY

• A la hora de materializar el circuito hay que transformar la tabla de
estados y salidas asignando valores binarios a cada estado y salida.
• Distintas asignaciones pueden conducir a materializaciones con
prestaciones distintas aunque funcionalmente equivalentes.
• Ejemplo: codificación binaria del caso propuesto.
Entrada Salida Estado Tabla de estados y salidas

X(t) X0 Z(t) Z0 S(t) Q1 Q0 S(t) X0
a 0 p 0 S0 0 0 Q1 Q0 0 1
b 1 q 1 S1 0 1 0 0 01/0 00/0
S2 1 0 0 1 01/0 10/0
1 0 01/0 00/1
18
ELEMENTOS DE MEMORIA: BIESTABLES

• Un biestable es un dispositivo capaz de almacenar un bit (H ó L).
§ El biestable siempre ofrece a la salida el valor que tiene almacenado en su
interior.
• Existen diferentes tipos de biestables, pero el más adecuado y sencillo
en nuestro caso es el biestable D (Delay) activo por flanco de reloj:
§ El biestable D activo por flanco de subida (de bajada) captura el valor que
tiene en su entrada de datos cuando se produce el flanco de subida (de
bajada) del reloj.
Biestable D disparado por flanco de subida Biestable D disparado por flanco de bajada
X D Q Z X D Q Z
Biestable Biestable
D _ _ D _ _
Clk Clk Q Z Clk Clk Q Z
• A los biestables activos por flanco se les denomina también flip-flops.

19
ELEMENTOS DE MEMORIA: BIESTABLES

• Los biestables suelen tener entradas asíncronas (independientes del reloj)
que sirven para darle valor inicial:
Set
§ Reset (o Clear): puesta a 0. X D Q Z
Biestable
_
§ Set (o Preset): puesta a 1. Clk Clk
D _
Q Z
Reset
• Las entradas asíncronas tienen prioridad sobre las síncronas.

• Modo de operación (biestable D activo por flanco de subida):
Set Reset D Clk Q(t+1) Not Q(t+1)
1 0 X X 1 0 Set
0 1 X X 0 1 Reset En modo síncrono, para poner
1 1 X X 1 1 No permitido
un valor en un biestable D activo
por flanco basta con colocar
0 0 0 ↑ 0 1 Flanco positivo
dicho valor en su entrada de
0 0 1 ↑ 1 0 Flanco positivo
datos antes de que llegue el
0 0 X 0 Q(t) Not Q(t) Retención flanco.
0 0 X 1 Q(t) Not Q(t) Retención
0 0 X ↓ Q(t) Not Q(t) Retención 20
SÍNTESIS DE FSM: SIMPLIFICACIÓN - MEALY

• Una vez seleccionado el tipo de biestable, la codificación binaria sirve para
crear la tabla de verdad de las funciones de transición y salida (tabla de
excitación y salida).
• La síntesis se realiza de forma similar a la de los circuitos combinacionales.
• Ejemplo: tabla de excitación y salida del caso propuesto.

S(t) X0 S(t), X S(t+1), Z
Q1 Q0 0 1 Q1 Q0 X Q’1 Q’0 Z
0 0 01/0 00/0 0 0 0 0 1 0
0 1 01/0 10/0 0 0 1 0 0 0
1 0 01/0 00/1 0 1 0 0 1 0
0 1 1 1 0 0
Set 1 0 0 0 1 0
X D Q Z
Biestable 1 0 1 0 0 1
_
D _
Clk Clk Q Z 1 1 0 X X X
Reset
1 1 1 X X X 21
SÍNTESIS DE FSM: SIMPLIFICACIÓN - MEALY
S(t), X S(t+1), Z
Función de transición
Q'0 (Q 1 , Q 0 , X0 ) = ∑ m(0,2,4) + ∑ Φ(6,7) ⇒
Q1 Q0 X Q’1 Q’0 Z
Q'0 = D0 = X0
0 0 0 0 1 0
0 0 1 0 0 0
Q'1 (Q 1 , Q 0 , X0 ) = ∑ m(3) + ∑ Φ(6,7) ⇒
0 1 0 0 1 0
Q'1 = D1 = X0 ⋅ Q 0
0 1 1 1 0 0
1 0 0 0 1 0
1 0 1 0 0 1 Función de salida
1 1 0 X X X Z 0 (Q 1 , Q 0 , X0 ) = ∑ m(5) + ∑ Φ(6,7) ⇒
1 1 1 X X X Z 0 = X0 ⋅ Q 1
• La función de transición (par Q’1-Q’0) y la función de salida (Z0) se

materializan mediante puertas lógicas o mediante los dispositivos
combinacionales que se indiquen, junto con los biestables seleccionados
para almacenar el estado. 22
SÍNTESIS DE FSM: MEALY

Función de Memoria Función de
transición S(t+1) S(t) salida Z
Realimentación
Q’1 Q1
La salida depende
Q’0 Q0 del estado y de la
entrada (Mealy)
23
SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MOORE
• En la máquina de Moore, la salida no va ligada a la transición de un

estado a otro, sino que depende únicamente del estado.

Entrada X(t) actual
X0 X1 … Xm Salida
S0 S0,0 S0,1 … S0,m Z0
Estado S(t) / Estado S(t+1) / S1 S1,0 S1,1 … S1,m Z1

Salida Z(t) Salida Z(t+1) … … … … … …
Sn Sn,0 Sn,1 … Sn,m Zn
Estado siguiente
24
SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MOORE

• Ejemplo: Diagrama de estados del caso propuesto.
X ∈ {a, b} Sistema
 q si los últimos tres datos son : abb
X Z = 
Z ∈ {p, q} secuencial
 p caso contrario

a Estado Entradas
b actual
a b Salida
b
a
S0 S1 S0 p
S2/p
S1/p a S1 S1 S2 p
S0/p
S2 S1 S3 p
a S3 S1 S0 q
b
b Estado
Inicio
S3/q siguiente
25
SÍNTESIS DE FSM: CODIFICACIÓN BINARIA - MOORE

• A la hora de materializar el circuito hay que transformar la tabla de
estados y salidas asignando valores binarios a cada estado y salida.
• Distintas asignaciones pueden conducir a materializaciones con
prestaciones distintas aunque funcionalmente equivalentes.
• Ejemplo: codificación binaria del caso propuesto.

Entrada Tabla de estados
Estado y salidas
X(t) X0
S(t) Q1 Q0 S(t) X0 Z
a 0
S0 0 0 Q1 Q0 0 1 Z0
b 1
S1 0 1 0 0 01 00 0
Salida S2 1 0 0 1 01 10 0
Z(t) X0 S3 1 1 1 0 01 11 0
p 0 1 1 01 00 1
q 1
26
SÍNTESIS DE FSM: SIMPLIFICACIÓN - MOORE

• Una vez seleccionado el tipo de biestable, crearemos las tablas de verdad de
las funciones de transición y salida (tabla de excitación y tabla de salida).
• La síntesis se realiza de forma similar a la de los circuitos combinacionales.
• Ejemplo: tabla de excitación y tabla de salida del caso propuesto.
S(t) X0 Z
S(t), X S(t+1) S(t) Z
Q1 Q0 0 1 Z0
Q1 Q0 X Q’1 Q’0 Q1 Q0 Z0
0 0 01 00 0
0 0 0 0 1 0 0 0
0 1 01 10 0
0 0 1 0 0 0 1 0
1 0 01 11 0
0 1 0 0 1 1 0 0
1 1 01 00 1
0 1 1 1 0 1 1 1
Set 1 0 0 0 1
X D Q Z
Biestable 1 0 1 1 1
_
D _
Clk Clk Q Z 1 1 0 0 1
Reset
1 1 1 0 0 27
SÍNTESIS DE FSM: SIMPLIFICACIÓN - MOORE

S(t), X S(t+1) Q'0 (Q 1 , Q 0 , X0 ) = ∑ m(0,2,4,5,6) ⇒
Q1 Q0 X Q’1 Q’0 Q'0 = D0 = Q 1 ⋅ Q 0 + X0
0 0 0 0 1
0 0 1 0 0 Q'1 (Q 1 , Q 0 , X0 ) = ∑ m(3,5) ⇒
0 1 0 0 1 Q'1 = D1 = Q 1 ⋅ Q 0 ⋅ X0 + Q 1 ⋅ Q 0 ⋅ X0
0 1 1 1 0
S(t) Z
1 0 0 0 1
Q1 Q0 Z0
1 0 1 1 1
0 0 0
1 1 0 0 1
0 1 0 Z 0 (Q 1 , Q 0 ) = ∑ m(3) ⇒
1 1 1 0 0
1 0 0
Z0 = Q1 ⋅ Q 0
1 1 1
• La función de transición (par Q’1-Q’0) y la función de salida (Z0) se

materializan mediante puertas lógicas o mediante los dispositivos
combinacionales que se indiquen, junto con los biestables seleccionados
28
para almacenar el estado.
SÍNTESIS DE FSM: MOORE

Función de
Función de transición S(t+1) Memoria S(t) salida Z
Realimentación
Q’1
X0 D Q
Q1
Q
Z0
La salida
depende
Q’0 sólo del
D Q
Q0 estado
Clk Q (Moore)
29
ÍNDICE
• Bibliografía
• Introducción
30
ANÁLISIS DE MÁQUINAS FINITAS DE ESTADOS
• Es el proceso inverso al de síntesis: dada

una máquina finita de estados, obtener
su representación en forma de diagrama
de transición de estados y/o de tablas de
transiciones y salidas.
• Lo estudiaremos a partir de ejemplos.
31
ANÁLISIS DE FSM: EJEMPLO 1

• Partimos de la siguiente FSM:
32
ANÁLISIS DE FSM: IDENTIFICACIÓN
Q’1 Q1
La salida depende del

Q’0 Q0 estado y de la entrada: es
una máquina de Mealy.
• Entradas: X0 ∈ {0,1}
• Salidas: Z0 ∈ {0,1}
• Variables de estado: 2 {Q1,Q0} darán lugar a 4 estados como máximo.
33
ANÁLISIS DE FSM: ECUACIONES Y TABLAS - MEALY

Función de transición Función de salida
D0 = Q'0 (Q 1 , Q 0 , X0 ) = X0 Z 0 (Q 1 , Q 0 , X0 ) = X0 ⋅ Q 1
D1 = Q'1 (Q 1 , Q 0 , X0 ) = X0 ⋅ Q 0
S(t), X S(t+1), Z
La salida depende del estado y de la
Q1 Q0 X Q’1 Q’0 Z entrada: es una máquina de Mealy.
0 0 0 0 1 0
0 0 1 0 0 0
S(t) X0
0 1 0 0 1 0
Q1 Q0 0 1
0 1 1 1 0 0
0 0 01/0 00/0
1 0 0 0 1 0
0 1 01/0 10/0
1 0 1 0 0 1
1 0 01/0 00/1
1 1 0 0 1 0
1 1 01/0 10/1
34
1 1 1 1 0 1
ANÁLISIS DE FSM: DECODIFICACIÓN Y

REPRESENTACIÓN FORMAL - MEALY
• Asignamos nombres y valores a las entradas, los estados y la salida.
S(t) X0 Entrada Salida Estado

Q1 Q0 0 1 X0 X(t) Z0 Z(t) Q1 Q0 S(t)
0 0 01/0 00/0 0 a 0 p 0 0 S0
0 1 01/0 10/0 1 b 1 q 0 1 S1
1 0 01/0 00/1 1 0 S2
1 1 01/0 10/1 1 1 S3

actual
a b
S0 S1/p S0/p
S1 S1/p S2/p
S2 S1/p S0/q
S3 S1/p S2/q 35
ANÁLISIS DE FSM: EJEMPLO 2
• Partimos de la siguiente FSM:
X0 D Q
Z0
D Q
Clk Q
36
ANÁLISIS DE FSM: IDENTIFICACIÓN
Q’1
X0 D Q
Q1
Q
Z0
La salida depende sólo

del estado: es una
Q’0 máquina de Moore
D Q
Q0
Clk Q
• Entradas: X0 ∈ {0,1}
• Salidas: Z0 ∈ {0,1}
• Variables de estado: 2 {Q1,Q0} darán lugar a 4 estados como máximo. 37
ANÁLISIS DE FSM: ECUACIONES Y TABLAS - MOORE

Función de transición Función de salida
D0 = Q'0 (Q 1 , Q 0 , X0 ) = Q 1 ⋅ Q 0 + X0 Z 0 (Q 1 , Q 0 ) = Q 1 ⋅ Q 0
D1 = Q'1 (Q 1 , Q 0 , X0 ) = Q 1 ⋅ Q 0 ⋅ X0 + Q 1 ⋅ Q 0 ⋅ X0
La salida depende
sólo del estado
S(t), X S(t+1) (Moore)
Q1 Q0 X Q’1 Q’0
0 0 0 0 1
0 0 1 0 0 S(t) X0 S(t) Z
0 1 0 0 1 Q1 Q0 0 1 Q1 Q0 Z0
0 1 1 1 0 0 0 01 00 0 0 0
1 0 0 0 1 0 1 01 10 0 1 0
1 0 1 1 1 1 0 01 11 1 0 0
1 1 0 0 1 1 1 01 00 1 1 1
1 1 1 0 0 38
ANÁLISIS DE FSM: DECODIFICACIÓN Y REPRESENTACIÓN

FORMAL - MOORE
• Asignamos nombres y valores a las entradas, los estados y la salida.
Tabla de estados
Tabla de salida
Entrada Salida Estado
S(t) X0 S(t) Z
X0 X(t) Z0 Z(t) Q1 Q0 S(t)
Q1 Q0 0 1 Q1 Q0 Z0
0 a 0 p 0 0 S0
0 0 01 00 0 0 0
1 b 1 q 0 1 S1
0 1 01 10 0 1 0
1 0 S2
1 0 01 11 1 0 0
1 1 S3
1 1 01 00 1 1 1
Estado Entradas
actual
a b Estado Salida
S0 S1 S0 S0 p
S1 S1 S2 S1 p
S2 S1 S3 S2 p
S3 S1 S0 S3 q
ANÁLISIS DE FSM: REPRESENTACIÓN FORMAL - MOORE

Estado Entradas
actual
a b Estado Salida
S0 S1 S0 S0 p
S1 S1 S2 S1 p
S2 S1 S3 S2 p
S3 S1 S0 S3 q
a
b
b
a
S2/p
S1/p a
S0/p
a
b
Inicio b
S3/q
40

3-7 Maquinas de Estados

Cargado por

Copyright:

Formatos disponibles

3-7 Maquinas de Estados

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

3-7 Maquinas de Estados

Cargado por

Copyright:

Formatos disponibles

Titulación: Ingeniería Informática

Asignatura: Fundamentos de Computadores

Bloque 3: Sistemas secuenciales

Pablo Huerta Pellitero

• Román Hermida, Ana Mº del Corral, Enric Pastor, Fermín Sánchez

Z(t) = F(X(t)) ⇒ Z = F(X)

• En los sistemas secuenciales la salida Z en un determinado instante de

Z(t) = G(X(t), S(t)) - Salida

Sistema 1 si ha llegado un nº impar de 1s

SINCRONISMO EN MÁQUINAS DE ESTADOS

TIPOS DE MÁQUINAS FINITAS DE ESTADOS

X(t): entrada actual

Las FSM constan de:

MÁQUINAS FINITAS DE ESTADOS: MEALY

• FSM tipo Mealy:

MÁQUINAS FINITAS DE ESTADOS: MOORE

MÁQUINAS FINITAS DE ESTADOS: MEALY Y MOORE

SÍNTESIS DE MÁQUINAS FINITAS DE ESTADOS

Tabla de transiciones y salidas

Codificación binaria de entradas,

Elección de los elementos de

Simplificación de las funciones

Síntesis de las funciones de

SÍNTESIS DE FSM: ESPECIFICACIÓN

Especificación de un sistema secuencial

q si los tres últimos datos recibidos son abb

Después de la especificación del sistema secuencial, el siguiente paso es

SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MEALY

Diagrama de estados Tabla de estados y salidas

Estado Entrada actual

SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MEALY

Diagrama de estados Tabla de estados y salidas

b/q Estado siguiente /

SÍNTESIS DE FSM: CODIFICACIÓN BINARIA - MEALY

• Ejemplo: codificación binaria del caso propuesto.

Entrada Salida Estado Tabla de estados y salidas

ELEMENTOS DE MEMORIA: BIESTABLES

• A los biestables activos por flanco se les denomina también flip-flops.

ELEMENTOS DE MEMORIA: BIESTABLES

• Las entradas asíncronas tienen prioridad sobre las síncronas.

SÍNTESIS DE FSM: SIMPLIFICACIÓN - MEALY

• Ejemplo: tabla de excitación y salida del caso propuesto.

SÍNTESIS DE FSM: SIMPLIFICACIÓN - MEALY

• La función de transición (par Q’1-Q’0) y la función de salida (Z0) se

SÍNTESIS DE FSM: MEALY

SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MOORE

• En la máquina de Moore, la salida no va ligada a la transición de un

Diagrama de estados Tabla de estados y salidas

Estado S(t) / Estado S(t+1) / S1 S1,0 S1,1 … S1,m Z1

SÍNTESIS DE FSM: REPRESENTACIÓN FORMAL - MOORE

Diagrama de estados Tabla de estados y salidas

SÍNTESIS DE FSM: CODIFICACIÓN BINARIA - MOORE

• Ejemplo: codificación binaria del caso propuesto.

SÍNTESIS DE FSM: SIMPLIFICACIÓN - MOORE

• Ejemplo: tabla de excitación y tabla de salida del caso propuesto.

SÍNTESIS DE FSM: SIMPLIFICACIÓN - MOORE

• La función de transición (par Q’1-Q’0) y la función de salida (Z0) se

SÍNTESIS DE FSM: MOORE

ANÁLISIS DE MÁQUINAS FINITAS DE ESTADOS

• Es el proceso inverso al de síntesis: dada