Tarea3 Grupo 31
Tarea3 Grupo 31
Tarea3 Grupo 31
CÓDIGO: 243004
Presentado a:
SANDRA MILENA GARCIA
Tutor
Entregado por:
JULIO RAFAEL ANILLO
FREYLIS RIVERA
ELBIS RAFAEL GOMEZ
SANTIAGO RAFAEL PALACIO
Grupo: 243004_31
El presente informe lo realizamos para dar respuestas a los ejercicios propuestos en la fase de Tarea
3 en circuito secuenciales, también a conocer el funcionamiento correcto de flip-flop,
registradores, registradores descendentes y ascendentes, todos estos desarrollándolos en forma
correcta en programa de software Vivado en (VHDL).
DESARROLLO DE ACTIVIDADES
1. Diseñe un flip-flop tipo D, con reset activo en alto y enable activo en alto.
a. Una impresión de pantalla con la descripción en VHDL
b. Una impresión de pantalla con la simulación generada en EDA PLAYGROUND.
2. Diseñe un registro de 8 bits con reset activo en alto.
a. Una impresión de pantalla con la descripción en VHDL
b. Una impresión de pantalla con la simulación generada en EDA PLAYGROUND.
3-Diseñe un flip-flop tipo T con enable.
c. Un diagrama de bloques.
d. Una impresión de pantalla con la descripción en VHDL
e. Una impresión de pantalla con la simulación generada en EDA PLAYGROUND.
Simulación FFT
https://www.youtube.com/watch?v=4SlLC3VoJSM
https://www.youtube.com/watch?v=2rRy_DTULng